343299
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
О П И С А Н И Е 343299ИЗОЬРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт. свидетельстваЗаявлено 07.Х.1970 (М 1490079/18-24)с присоединением заявки11 с 11 Комитет по аелам зоеретений и открытий при Совете Министров СССРиоритет Опубликовано 22 У.1972. Бюллетень81,327,66 (088 та опубликования описания 12.711.1972 Авторыизобретени. С. Вере Е,М,О В, И, Ваганов, В. А. Кузьмин, О. Р. Мочалкиннко, А. А. Орликовский и В. С, Першенк Трудового Красного Знаменифизический институт ос аявител кии орден инженерн НТЕГРАЛЬНЫЙ ТИРИСТОРНЫЯ ЭЛЕМЕНТ ПАМЯТИ Цель предлагаемого ется в увеличении степ жения высокого быстр устойчивости элемента ции и неразрушающем гаемом устройстве это ключения эмиттера тра эмиттеру тиристора и варному входу считыв потенциала 0,изобретения ени интеграц одействия и при записи считывании.достигаетсянзистора счи через резист ания, а базо заключаии, дости- помехо- информа- В предл:а- путем подтывания к ор - к слой к шине Предлагаемое изобретение относится к области запоминающих устройств интегральногтипа,Тиристорные элементы памяти, изготовленные в интегральном виде, известны. Однако такие элементы имеют малую степень интеграции: во-первых, подключение транзистора считывания может привести к ложному переключению тиристора (разрушению информации), если опрашивающий сигнал превысит некоторое пороговое значение; во-вторых, подключение эмиттера тиристора к земляной шине при управления по р-базе приводит к низкой помехоустойчивости при записи и не обеспечивает достаточно высокого быстродействия из-за использования в элементе двухтактного цикла записи; в-третьих, компонентов в элементе велико. Принципиальная электрическая схема интегрального тири стори ого элемента памяти представлена на чертеже.Интегральный тиристорно-резисторный эле мент памяти состоит из тиристоров, двухтранзисторов и двух резисторов.Тиристор 1 подключен коллектором к источнику питания 2, эмиттером через резистор 8 - к словарному входу считывания 4. Транзи стор записи 5 подключен коллектором к р-базе тиристора, элтиттером - к разрядному входу б, базой через резистор 7 - к словарному входу записи 8, Транзистор считывания 9 подключен коллектором к разрядному выходу 10, 15 эмиттером - к эмиттеру тиристора, базой вшине 11 нулевого потенциала.В режиме хранения информации на словарном входе записи, на разрядном входе и на словарном входе считывания поддерживаются 20 нулевые потенциалы.Запись О, т. е. выключение тиристора, происходит при подаче положительного импуль,са на словарный вход записи при сохранении нулевого потенциала на разрядном выходе, 25 Запись 1, т. е. включение тиристора, происходит при одновременной подаче положительных импульсов на словарный вход записи и разрядный вход.Считывание О производится при подаче 30 отрицательного опрашивающего импульса на343299 Предмет изобретения Составитель В. МихеевТехред А. Камышникова Корректор Е. Миронова Редактор Б. Нанкина Заказ 2158/11 Изд.887 Тираж 406 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушокая наб., д, 4/5 Типография, пр. Сапунова, 2 словарный вход считывания. Транзистор считывания переходит из области отсечки в активную область, и его коллекторный ток течет через разрядный выход,Считывание 1 производится при подаче опрашивающего импульса на словарный вход считывания, Потенциал на эмиттере транзистора считывания практически не изменяется (т. к. тиристор включен), и транзистор остается в режиме отсечки. Интегральный тиристорный элемент памяти,содержащий тиристор с продольной структурой, транзистор считывания записи, подключенный коллектором к р-базе тиристора, а базой через резистор к словарному входу записи, отличающийся тем, что, с целью увеличения степени интеграции, повышения помехо устойчивости и быстродействия при записи исчитывании, транзистор считывания подключен эмиттером к эмиттеру тиристора и через резистор к словарному входу считывания, а базой в шине нулевого потенциала.
СмотретьЗаявка
1490079
А. С. Березин, В. И. Ваганов, В. А. Кузьмин, О. Р. Мочалкина, Е. М. Онищенко, А. А. Орликовский, В. С. Першенксн
МПК / Метки
МПК: G11C 11/39
Метки: 343299
Опубликовано: 01.01.1972
Код ссылки
<a href="https://patents.su/2-343299-343299.html" target="_blank" rel="follow" title="База патентов СССР">343299</a>
Предыдущий патент: Устройство управления числовыми линейками криотронного ассоциативного запоминающегоустройства
Следующий патент: Буферное запоминающее устройство
Случайный патент: Устройство для управления тиристор-ным преобразователем