262956

262956 О П И С А Н И ЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союа Советских Социалистических Респуоликт авт. свидетельствависи явлено 13,1.1969 (М 1297666/18 Кл. 21 а, 36 МПК Н 033 сУДК 681.327.67(088.8 риоритетубликовано 4.11.1970. Бюллетеньта опубликования описания 28.Ч.19 комитет па делам еабретений и открытий при Совете Министров СССР, Камотес явител ТРИГГ 2 остоя- гсокий находится в 1 имеетсяс присоединением заявки Изобретение относится к полупроводниковым микроэлектронным элементам вычислительной техники, может быть применено в схемах приема, запоминания, преобразования и передачи информации.Существует проблема создания тоиггера на основе транзисторно-транзисторной логики, экономичного по потребляемой мощности, по количеству компонентоввесу и габаритам.Известны триггеры на основе типового элемента транзисторно-транзисторной логики. Некоторые из .них избыточны по количествт компонентов, имеют сложные схемы чправления, потреблятот болыпю мощность. Так, напоимер, триггер фирмы РагсИЛ (элемент 9001) содержит свыше 30 транзисторов. Другие триггеры имеют в качестве запоминающего элемента (накопителя) нетиповые компоненты, усложняющие технологию их изготовления. Например, в качестве запоминаюгцего элемента др гого триггера фирмы Га 1 гстт 11 д (элемент 9000) сллкит конденсатор.В тпиггепах сбирмы Яугапа (элементы Я 1" = 50. ЯР = 60) в качестве запоминаютпегэ элемента использчотся специальные диоды. 25Таким образом, все слцествующие триггеры имеют или сложнчю схему или разнородные компоненты (конденсаторы, диоды, транзисторы и резисторы). Это приводит или к усложнени 10 технологии или к увеличению числа 30 компонентов, потребляемои мощности, в габаритов и т. д.Предлагаемый триггер отличается тем, что, с целью уменьшения типов и количества входящих в него компонентов (транзисторов, резисторов и т. п.), потребляемой мощности, веса и габаритов, каждая из двух логических схем транзисторно-транзисторной логики, охваченньтх обратной связью, управляется схемой, состоящей из двух транзисторов, которые включены таким образом, что коллектор первого транзистора соединен с эмиттерным входом первой логической схемы, база и эмиттер - соответственно с коллектором и эмнттером второго многоэмиттерного транзистора. Точка соединения базы и коллектора обоих транзисторов подключена через резистор к выходу второй логической схемы, база второго многоэмиттерного транзистора через один резистор соединена с источником коллекторного питания, а через другой в источнику эмиттерного питания. Точка обьединения двух попарно соединенных эмиттеров в схеме является счетным входом, эмиттерные входы второго транзистора являются группами входов триггера.На чертеже изображена принципиальная схема триггера.Допустим. что триггер с нии, когда на его выходе вь262956 триггер в противоположное состояние. После окончания сигнала на счетном входе 5 и изменения сигналов на входах логических схем триггер готов к следующему циклу работы, 5 Триггер, содержащий две типовые логиче ские схемы И - НЕ, отличающийся тем, что,с целью повышения надежности, на входе каждой типовой логической схемы включены два транзистора, один из которых многоэмиттерный, причем коллектор первого транзисто ра соединен с эмиттерным входом первой логической схемы, база и эмиттер - соответственно с коллектором и эмиттером,второго многоэмиттерного транзистора, точка соединения базы и коллектора обоих транзисторов 20 через резистор подключена к выходу второйлогической схемы, база второго многоэмиттерного транзистора через один резистор подключена к источнику коллекторного питания, а через другой - к источнику эмиттерного 25 питания. ь Гордонова амышникова Корректор С. А. Кузовенков СоставиТехред А, А Реда, Федот Подписнори Совете Министров ССС4/5 Тираж 500 по делам изобретений и открытий Москва Ж, Раушская наб., аказ 130518ЦНИИПИ Комите ография, пр. Сапунова,потенциал ( - + 3 в), на выходе 2 - низкий ( +0,1 в), на выходах первой логической схемы и на счетном входе - высокий потенциал, на второй логической схеме низкий, Тогда по цепям обратной связи на первую логическую схему через резистор 3 и на вторую через резистор 4 соответственно подаются разрешающий высокий потенциал и запрещающий низкий потенциал, При подаче с выхода второй логической схемы на счетный вход 5 отрицательного перепада потенциалов (от +3 до+ 0,1 в) на коллекторе транзистора б в результате неодновременного включения транзисторов 7 и б сначала открывается транзистор б, так как на его базу через резистор 3 подается отпирающий потенциал обратной связи. Транзистор 7 открывается позже, когда уровень перепада на его эмиттере достигает порога, что определяется делителем напряжения (резисторы 8 и 9). В момент включения транзистора 7 транзистор б закрывается, так как его переход эмиттер база шунтируется открытым транзистором 7.Отрицательный импульс, формируемый на коллекторе транзистора б, опрокидывает Предмет изобретения