258738

О П И С А Н И Е 258738ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республикависимое от авт. свидетельствааявлено 20 Х 1,1968 ( 1258810/18-24) К,л. 42 птз, 7/О рисоединением заявкиКомитет по деламобретений и открытий и Саввтв Министров Приорите МПЕ 60 Опубликовано ОЗ,Х 11,1969, Бюллетеньза 19 Дата опубликования описания 22.17.197ДК 681.325.66 (088,8) Авторыизобретен института 5 ь 11 т 0 Т, 1 д ахчиев и Э, А. Саакя билисский филиал Всесоюзного научно-исследовательско метрологии им. Д. И, Менделеева Заявите СТРОЙСТВО ДЛЯ СРАВНЕНИЯ ДВ ДВОИЧНЫХ ЧИСЕАЗРЯДНЫХ ЛИ 3 и 4, поразрядные б и инверсных 7 и 8 знакодов, выходные схемы гналов опроса 12, выходхемы НЕ 1 б.чения сравниваемых чишнны 5 и 7, а чисел В -входовь шины п чений с И 9 ные шиПопа сел А и на шин те схемы Ирямых 5 ир авниваемы- 11, шину сты И - 15 изрядные знодаются наяби 8. Предложенное устройство относится к области вычислительной техники.Известны устройства для сравнения:двух и-разрядных двоичных чисел, содержащие попазрядные логические схемы И, ИЛИ, 5 НЕ - И, триггер и выходную схему ИЛИ.Предложенное устройство отличается от известных тем, что в нем первые и вторые входы поразрядных схем И подключены к соответствующим поразрядным шинам пря мых и инверсных значений сравниваемых чисел, третьи входы поразрядных схем И, кроме схем И старгпего разряда, подключены к выходам соответствующих поразрядных схем НЕ, а выходы поразрядных схем 15 И соединены со входами соответствующих многовходовых схем ИЛИ, выходы которых подключены к первым входам первой и второй выходных схем И соответственно, вторые входы выходных схем И подключе ны к шине сигналов опроса, первый вход третьей выходной схемы И подключен к выходу схемы НЕ младшего разряда спавниваемых чисел, выход каждой поразрядной схемы ИЛИ старшего разряда подключен 25 ко входу соответствующей поразрядной схемы ИЛИ младшего разряда.Это позволяет упростить устройство.Схема устройства дана на чертеже.Устройство содержит поразрядные схемы 30 И 1 поразрядные схемы ИЛИ 2, многоУстройство работает следующим образом.Пусть сравниваемые двоичные числа А и В равны друг другу (А=В). Тогда ни одна из схем И 1 и схемы ИЛИ 2 - 4 не отгорывается, на управляющий вход схемы И 9 подается уровень кода единицы, а на управляющие входы схем И 10 и 11 - уровни кода нуля. При подаче импульса на шину сигналов опроса 12 открывается схема И 9, и на выходной шине 15 появляется импульс признака А =В.Пусть А)В. В данном случае ни одна из старших пар схем И 1 соответствующих сравниваемых номеров разрядов не открывается, если в соответствующих разрядах зафиксирован один и тот же код чисел А и В. Пусть в гп-ом разряде двоичного числа А зафиксирована единица, а в пт-ом разряде числа В - нуль. Тогда на обоих входах первой схемы И 1 гп-го разряда появляются уровни кода единицы, на ее третьем входе также уровень кода единицы, так как ни258738 4 оставитель Е, В. Максим аказ 790/4 Редакт Тираж 4 дпис пография, пр, Сапунова, 2 одна схема ИЛИ 2 от п-го до (гп+1)-то разряда не открыта, поэтому на выходе схемы НЕ 1 б (гп+1)-го разряда имеется уровень кода единицы. На первых двух входах второй схемы И 1 гп-го,разряда имеются уровни кода нуля, а на третьем входе - уровень кода единицы, В результате первая схема И 1 открывается, а вторая закрывается, Открываются схема ИЛИ 4 и все схемы ИЛИ 2 от гп-го до второго сравниваемых разрядов, что вызывает отсутствие уровня кода единицы на третьих входах всех пар схемы И 1 от (ги - 1)-го до первого разрядов, Тогда ни одна из указанных схем И не открывается незаввсимо от того, какие коды были зафиксированы в гп - 1 младших разрядах сравниваемых чисел А и В. Схема ИЛИ 3 закрыта, на управляющих входах схем И 9 и 10 отсутствует уровень кода единицы, а на управляющем входе схемы И 11 появляется уровень кода единицы. Поэтому при подаче на шину 12 сигнала сравнения открывается схема И 11, на выходной шине 13 появляется импульс признака А)В.Пусть В)А. В данном случае при подаче сигнала сравнения на шину 12 открывается схема И 10 и на выходной шине 14 появляется импульс признака В)А. Предмет изобретения Устройство для сравнения двух и-разрядных двоичных чисел, содержащее поразряд ные схемы И выходы которых через поразрядные схемы ИЛИ подключены соответственно ко входам поразрядных схем НЕ, две многовходовые схемы ИЛИ, выходные схемы И, отличаощееся тем, что, с целью 10 упрощения устройства, в нем первые и вторые входы поразрядных схем И подключены к соответствующим поразрядным шинам прямых и инверсных значений сравниваемых чисел, третьи входы поразрядных схем И, 15 кроме схемы И старшего разряда, подключены к выходам соответствуюших поразрядных схем НЕ, а выходы, поразрядных схем И соединены со входами соответствующих многовходовых схем ИЛИ, выходы которых 20 подключены к первым;входам первой и второй выходных схем И соответственно, вторые входы выходных схем И подключены к шине сигналов опроса, первый вход третьей выходной схемы И подключен к выходу 25 схемы НЕ младшего разряда сравниваемыхчисел, выход каждой поразрядной схемы ИЛИ старшего разряда подключен ко входу соответствующей поразрядной схемы ИЛИ младшего разряда. Л. Утехина Корректоры: д. Корого и М. Коробо