Преобразователь двоично-десятичного кода в двоичный

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Р 1 494744 Союз Советских Социалистических Республик) М, Кл, 6 0615/02 22) Заявлено 22.04.74 (21) 2018497/18-24 с присоединением зПриоритет сударственный комите Совета Министров ССС по делам изобретений(53) УДК 681.3(088.8) Опубликовано 05.12,75. Бюллетень М крытий Дата опубликования оп ния 03.03.7 2) Авторы изобретения В, А, Вишняков и А, Т. Пешков 1) Заявите инский радиотехнический институтЧНОГО КОДА Область применения изобретения - вычислительная техника и системы управления для преобразования десятичного кода целых чисел, в двоичный в устройствах ввода-вывода и преобразования информации. 5Известны преобразователи двоично-десятичного кода в двоичный с использованием сдвигающих регистров и блоков коррекции по числу тетрад преобразуемого кода, в котором выходы каждого разряда каждого регистра 10 сдвига через соответствующие вентили соединены со входами элементов ИЛИ последующего младшего разряда того же регистра; входы вентилей младшего разряда каждого регистра сдвига соединены с шиной так товых импульсов, а блоки коррекции выполнены в виде групп схем И.Невысокое быстробусловлено большпреобразования.Целью изобретенбыстродействия.Эта цель достигается тем, что в предложенном преобразователе входы первого элемента И и блока коррекции данной тетра ды соединены с единичным выходом третьего и нулевым выходом второго младших разрядов регистра сдвига той же тетрады, Вход второго элемента И соединен с единичным выходом четвертого разряда регистра сдвига. ЗО одействие таких устройств ой длительностью такта20 ия является повышение Входы третьего элемента И соединены с нулевым выходом третьего и единичным выходом второго разрядов регистра сдвига. Входы четвертого элемента И соединены с единичными выходами второго и третьего разрядов, а входы пятого элемента И - с нулевыми выходами второго, третьего и четвертого разрядов регистра сдвига. Выход первого элемента И соединен через соответствующие входные элементы ИЛИ с единичными входами первого и второго разрядов, выход второго элемента И через соответствующий входной элемент ИЛИ - с единичным входом первого разряда. Выход третьего элемента И соединен через соответствующие элементы ИЛИ с единичным входом третьего и нулевым входом первого разрядов, выход четвертого элемента И - с единичным входом четвертого разряда тт через соответствующие элементы ИЛИ с нулевыми входами первого, второго и третьего разрядов, а выход пятого элемента И через соответствующие элементы ИЛИ - с единичным входами первого и третьего раз. рядов, Входы всех элементов И блока коррекции данной тетрады соединены через соответствующий вентиль с единичным выходом младшего разряда регистра сдвига предыдущей старшей тетрады, нулевой выход которого соединен через соответствующий вен.5 10 15 Таблица Выходной двоичный кодМд такта Сотни Десятки Единицы 0 1 2 3 4 5 6 7 8 9 10 1000 0100 0010 0001 0000 0000 0000 00000000 0000 0000 0100 0010 0001 0000 0101 0010 0001 0000 0000 0000 0000 0101 0010 0001 0101 0010 0110 0011 0110 0011 0001 0000 1011011101011010011011001101010011011010011011101001101 тиль со входами вентилей второго, третьего и четвертого разрядов данной тетрады и с нулевым входом четвертого разряда данной тетрады.На чертеже приведена функциональная схема одной тетрады, где обозначено: 1 - 4 разряды (триггеры) четырехразрядного регистра сдвига тетрады; 5 - разряд (триггер) младшего разряда соседней тетрады; 6 - 11 - вентили второго, третьего и четвертого разрядов, обеспечивающие сдвиг на один разряд вправо кода данной тетрады; 12 - 13 - вентили младшего разряда соседней старшей тетр ады; 14 - 18 - соответственно первый, второй, третий, четвертый и пятый элементы И блоков коррекции; 19 - 24 - входные элементы ИЛИ разрядов тетрады,Устройство работает следующим образом. В исходном состоянии в четырехразрядном регистре сдвига зафиксирован двоично-десятичный код соответствующей десятичной цифры преобразуемого числа. При поступлении по шине 25 тактовых сигналов в данную тетраду поступает либо сигнал сдвига с выхода вентиля 13, если младший разряд соседней старшей тетрады 5 находится в нулевом состоянии, либо сигнал коррекции с выхода вентиля 12, если разряд 5 - в единичном состоянии. Сигнал сдвига, поступая на вентили б - 11, обеспечивает сдвиг кода тетрады на один разряд вправо. Сигнал коррекции, поступая на элементы 14 - 18, обеспечивает установку в разрядах 1 - 4 тетрады кода, определяемого кодом во втором, третьем и четвертом разрядах тетрады до коррекции. При кодах 100, 011, 010, 001, 000 в этих трех разрядах до коррекции в тетраде по сигналу с вентиля 12 через схему коррекции происходит установка кодов 1001, 1000, 0111, 0110, 0101 соответственно.Таким образом, на первом такте обеспечивается сдвиг кода данной тетрады, если нет переноса в эту тетраду единицы из соседней старшей тетрады, или установка в тетраде 20 25 30 35 40 45 50 55 60 65 кода, равного уменьшенному в два раза и увеличенному на пять исходному коду, если в данную тетраду поступает единица переноса из соседней старшей тетрады. Аналогичные действия выполняются на всех последующих тактах, пока полностью не будет выполнено преобразование всего десятичного числа.В таблице приведены значения кода в тетрадах после каждого такта при переводе десятичного числа 845. При этом двоичный код появляется на выходе младшей тетрады в виде двоичных цифр, начиная с младшей,Предмет изобретения Преобразователь двоично-десятичного кода в двоичный, содержащий четырехразрядные регистры сдвига и блоки коррекции по числу тетрад преобразуемого кода, в котором выходы каждого разряда каждого регистра сдвига через соответствующие вентили соединены со входами элементов ИЛИ последующего младшего разряда того же регистра, входы вентилей младшего разряда каждого регистра сдвига соединены с шиной тактовых импульсов, блоки коррекции выполнены в виде группы элементов И, отл ич ающийся тем, что, с целью повышения быстродействия, входы первого элемента И блока коррекции данной тетрады соединены с единичным выходом третьего и нулевым выходом второго младших разрядов регистра сдвига той же тетрады; вход второго элемента И соединен с единичным выходом четвертого разряда регистра сдвига; входы третьего элемента И соединены с нулевым выходом третьего и единичным выходом второго разрядов регистра сдвига; входы четвертого элемента И соединены с единичными выходами второго и третьего разрядов, а входы пятого элемента И - с нулевыми выходами второго, третьего и четвертого разрядов регистра сдвига; выход первого элемента И соединен через соответствующие элементы ИЛИ с единичными входами первого и второго разрядов; выход второго элемента И соединен через соответствующий элемент ИЛИ с единичным входом первого разряда; выход третьего элемента И соединен через соответствующие элементы ИЛИ с единичным входом третьего и нулевым входом первого разрядов; выход четвертого элемента И соединен с единичным входом четвертого разряда и через соответствующие элементы ИЛИ с нулевыми входами первого, второго и третьего разрядов; выход пятого элемента И соединен через соответствующие элементы ИЛИ с единичными входами первого и третьего разрядов; входы всех элементов И блока коррекции данной тетрады соединены через соответствующий вентиль с единичным выходом младшего раз ряда регистра сдвига предыдущей старшей тетрады, нулевой выход которого соединен494744 через соответствующий вентиль со входами вентилей второго, третьего и четвертого раз 2 Составитель Э. Сечи едактор Л. Утехина Техред Т. Курилко Корректор Е. Рожков Заказ 224/6ЦНИИ 30 Тираж 679ного комитета Совета Миниизобретений и открытий-35, Раушская наб., д. 4/5 Подписн ов пография, пр. Сапунова, 2 Изд.Государств по дела Москва, рядов данной тетрады и с нулевым входомчетвертого разряда данной тетрады.