Устройство для формирования и хранения вычетов чисел
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 236853
Авторы: Добр, Институт, Михайловский, Технической
Текст
ф%фегСаЛ1 лвчевчавео-те "теаЮВМЮВаври 4 фЯт О П И С А Н И Е 236853ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт. свидетельства МЗаявлено ЗО,Х,1967 ( 1194091/18-24)с присоединением заявки ЛЪПриоритетОпубликовано 03.1.1969. Бюллетень ЛзДата опубликования описания 1 Х 11.1969 л. 42 гп, 5 1 г 1 г. 5:ДК 6 Комитет по делам изобретений и открытий при Совете Министров СССР81.325.53:6813.047 вторызобретения Б. И. Добрянский и О. В. Михайловский нститут горной механики и технической кибернетики им. М, М. ФедороваЗаявител ЛЯ ФОРМИРОВАНИЯ И ХРАНЕНИЯ ВЫЧЕТОВ ЧИСЕЛ РОЙ 2 На чертустройстваОно сосго сумматсумматоротакт, схезвключеццо7 второгополусу зза хема предлагаемог еже дана олоктоит из послед ора 1, составл в 2 и,5, линии ы ИЛИ 5 и й в цепь обра цолусумматора тора 2,вательного двои шонного цз двух полузадержкц 4 на одш линии задержки 6, ной связи с выхода 3 на вход 8 первого Предлагаемое устроцство относится к области цифровой вычислительной техники и может быть использовано в контрольных схемах цифровых вычислительных машин для числового и цифрового контроля передач и обработки информации,Известны устройства для формирования вычетов чисел по модулю вида 2" - 1, представляющие собой пирамидальную схему, состоящую из лулг - 1 сумматоров по модуло 2" - 1, каждый из которых имеет 2 лг входов и лг выходов.Недостатком известных устройств является их громоздкость и невозможность оперативно изменять модуль, по которому вычисляется вычет,Предлагаемое устройство отличается от известных тем, что оно содержит последовательный двоичный сумматор и линию задержки с управляемым временем задержки. Величина задержки Выои 1 аетс 51 таким 00 разом, чтобы сумматор 1 и линия задержки 6 в лмме прс;сгавллц задержку ца лг тактов (такт - вре.я зсукд 5 постмплеи ням и 5 двух соседних разрядов кода).Работа схемы основана ца теореме о том,что для модулей вида 2" - ; вычет числа по этому модмлю равен вычету сммзы цифр по этом 5 ке од,лю, если рассзатривать код как 10 число в 2"-ичной системе счисления.Число, для которого определяется вьчст,поступает ца вхо9 устройства, начиная стмладших разрядов. Первые лг разрядов складываются с нулем, поступающим по пепи об ратной связи на вход 8, а каждые последующие пг разрядоз складываются с суммой предыдущих, подаваемых по цепи обратной связи. При этом происходит суммирование по модулю 2 " - 1, так как при возникновении во 20 время очередного суммирования в коде суммьразряда 2" этот разряд, задержацныц иа Один такт линией задерукки 4 грибавляетс 51 к младшему разряду суммы, т. е, происходит отбрасывание велич:ш, равных 2" - 1, 25 ч Количество разрядов в коде должно бытькратным и. При невыполнении этого требования знаковый разряд дублируется до заполнения последней группы из пг разрядов.Через лг та 1:.тов после прохождения числа, 30 необходимых для выполнения внутренних пе.Заказ 1178 12 Тираж 480 Подписное ЦПИИПИ Колпаста по дс;ам иаопретеиий и открытий при Совете Министров СССР й 1 осква, Цсир, нр.ерова, т, 41 ииогр 5 ири 5, ир, С;иУиова, 2 реносОВ, с выхода / можно си 51 ть ВВ 1 ет этОГО исла, прсдстаВлеииый т разр 5 Дами послсдоватсльиого двои ного кода. Если через;щслотактов, кратиое п, иа вход 9 устро 11 ства,в котором уаке храиится вычет числа, МдаТь другое число или его вычет, то формируется сумма вычетов двух шссл. При этом работает схема аиалопчио работе по формированшо вычета одного числа. Па вход 10 устро 1 Ства подаются управляю 1 цие сигиа- Гы, изаси 51 Ощие Врсм 51 задержки Г), а слсдовательио, и зиачсние модуля. Устройство для формироваиия 1. хранениявычетов чисел, состоящее из последователь ного двоичного сумматора и лишш задержкис правл 51 еаы 1 Времеиеа Задеракки, От,1 йчеО- щееея тем, что, с целью 5 прощсиия схемы, снижения затрат оборудования и возаожиости суммирования вычетов чисел, в нем выход 10 двоичного сумматора соедшен со входом лииии задержки, второй вход которой соединен с датчиком 5 правляющего сип 1 ала, а выход соединен со входом двоичного сумматора.
СмотретьЗаявка
1194091
Б. И. Добр нский, О. В. Михайловский, Институт горной механики, технической кибернетики М. Федорова
МПК / Метки
МПК: G06F 11/10
Метки: вычетов, формирования, хранения, чисел
Опубликовано: 01.01.1969
Код ссылки
<a href="https://patents.su/2-236853-ustrojjstvo-dlya-formirovaniya-i-khraneniya-vychetov-chisel.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для формирования и хранения вычетов чисел</a>
Сумматор двоичных чисел
Номер патента: 506852
Опубликовано: 15.03.1976
Авторы: Белков, Братальский, Лушпин
МПК: G06F 7/385
Метки: двоичных, сумматор, чисел
...которые соединены соответственно с (2 Е - 1)-м, (2 К - 2)-м, (2 с - 4)-м,4(2 - 6)-м и так далее входами данной групповой схемы 6 признаков переноса; -й элемент И-НЕ (кроме последнего элемента И-НЕ) узлов 10 и 11 выработки признаков переноса Ц=З, 4 к+1) содержитвходов, которые (2+21 - 5) -м, (2+2/ - 6) -м, (2+ +2 - 8)-м, (2+21 - 10)-м и так далее входами данной групповой схемы 6 признаков переноса, а последний (-й) элемент И-НЕ узлов 10 и 11 выработки признаков перено. са содержитвходов, которые соединены со входом переноса и с (2+2 - 6)-м, (2+21 -- 8) -м, (2+2 - 10) -м и так далее входами данной групповой схемы б признаков переноса. В каждой групповой схеме б признаков переноса дополнительный вход -го элемента И-НЕ узла 9...
Устройство для округления числа в двоичном коде
Номер патента: 995088
Опубликовано: 07.02.1983
Автор: Яворовский
МПК: G06F 7/38
Метки: двоичном, коде, округления, числа
...в прибавлении поправки к сохраняемым разрядам числа, значения которых записаны в регистре 1 результата. Поправка формируется на элементеИ 2, выход которого соединен со счетным входом 3 триггера младшего разряда 4 регистра 1 результата. Один входэлемента И 2 подключен к выходу старшего дополнительного разряда б. Выхо-ды остальных дополнительных разрядов7 соединены с входами элемента ИЛИ 5,дополнительный вход которого подключен к выходу триггера младшего разряда 4 регистра 1 результата. Другойвход элемента И 2 подключен к входу 60элемента ИЛИ 5. Экстремальная погрешность округления имеет место при зна"чениях ф 1 в старшем допопнительном разряде б и0 во всех осталь"ных дополнительных разрядах 7. Пос кольку содержимое последних и младшего...
Устройство для вычисления логарифмов чисел, представленных число-импульсным кодом
Номер патента: 911523
Опубликовано: 07.03.1982
Автор: Грейз
МПК: G06F 7/556
Метки: вычисления, кодом, логарифмов, представленных, чисел, число-импульсным
...содержимоеблок 1 управления. счетчика уменьшается на единиц ).чсУ троиство работает следующим об- в Если на вход блока импульс не постуцуразом. пает, то с выхода блока управленияГенерато 1 абна вычитающий вход счетчика 14 посту.не аор ра отает в режиме ге- пает два импрации импульсов после прихода им- Работ стимпульса.пульса на запа оту устройства без потери обща запускающии вход, связан- и ности рассный с вно ом 17ссмотрим на примере вычисодом 17, и прекращает генера- ,ления В 1 (И А)цию импульсов после поступления им" В = 64 А = 8 Ии + , причем примемпульса на его вхоего вход останова, связан- пульсов число-импульсного кода.9115 При поступлении третьего импульса на вход 17 в счетчик результата добавляется число М 1 = б, .Значение числа...
Устройство для выбора заданного числа повторений двоичных чисел
Номер патента: 1267402
Опубликовано: 30.10.1986
Автор: Калиниченко
МПК: G06F 7/02
Метки: выбора, двоичных, заданного, повторений, чисел, числа
...переводится в режим записи, При этом в ячейку блока 9 оперативной памяти, старшие разряды которой задаются выходным кодом регистра 1 (т.е. кодом входного числа), а младшие - выходным кодом первого счетчика 4 (который уста 267402 4 новлен в нулевое состояние), записывается лог. "1" (так как на информационном входе блока 9, подключенном к прямому выходу первого триггера 2 будет лог. "1"). По следующему положительному фронту на входесдвигового регистра 16 он переходитв состояние, характеризующееся выходным кодом 10, т.е. на выходе второго разряда этого регистра появляется лог. "1", поступающая на тактовый вход второго триггера 5. Однакосостояние этого триггера не изменяется, так как на информационный входэтого триггера подается лог. "0...
Устройство для умножения чисел в модулярной системе счисления
Номер патента: 1352483
Опубликовано: 15.11.1987
Авторы: Коляда, Ревинский, Селянинов, Чернявский
МПК: G06F 7/72
Метки: модулярной, системе, счисления, умножения, чисел
...информационный вход первого блока 14 мультиплексоров поступает в первый блок 19 вычисления интервального индекса числа Где в течение Очередных Т так О тов, считая текущий, в соответствии с формулой (3) будет вычислен машинный интервальный индекс 1(В) числа В, модулярньй код (,",л,) подается также на третий адресный вход блока 15 памяти, на второй и первый входы разрешения выдачи которого с второго и первоГО выходов 631 оеа 8 поступают11 3.М соответственно сигнаы д,= Ои = "1", В результате 1.а первом и (150 +1)-ом выходах блока 5 памяти сформируются соответственно наборы вычеК) в согокупности передаются на трет.й вход блока 3 вычисленияинтервального идакса произведения,на второй вход которого подается модулярный код числа с выхода...
Предыдущий патент: 236852
Следующий патент: Устройство для се. лектирования импульсов
Случайный патент: Устройство для очистки дымовых газов