Генератор случайных последовательностей

(с 14 С 06 Е 7/58 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМЪГ СВИДЕТЕЛЬСТВУ ких характеристик содержит регистрпамяти, регистр задания начальныхусловий, регистр задания адреса,коммутатор, десять элементов И, регистр задания режима работы, дешифратор, регистр установки исходногосостояния, счетчик, три элемента Шц,элемент задержки, регистр сдвига,элемент НБ, О-триггер, два КЯ-триггера и формирователь пускового сигнала, блок формирования диапазонаслучайных чисел содержит два элемента задержки, два элемента НЕ,пять элементов И, элемент ИЛИ, схему сравнения, Р-триггер, КЯ- триггери регистр сдвига, блок формированияфункции распределения содержит дваэлемента НЕ, регистр сдвига, пятьэлементов И, элемент ИЛИ, счетчик,схему сравнения, элемент задержки,два КЯ-триггера, регистр памяти,коммутатор, выход регистра установки1 исхадного состояния блока формироьания статистических характеристиксоецинен с К-входом счетчика, с Квходом регистра сдвига, с К-вхоцомп-триггера,с первыми К-в; одами КЯтриггеров этого же блока и с вторымвходом вероятностного преобразователя,выход регистра памяти блока формирования статистических характеристиксоецинен с первым информационнымвходом первого коммутатора, прямой ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(72) Г.Г.Баранов и В.И,Захаров (71) Казанский ордена Ленина и ордена Трудового Красного Знамени государственный универститетим. В,И.Ульянова-Ленина(56) Авторское свидетельство СССР Ф 935953, кл. С 06 Р 7/58, 1980.Авторское свидетельство СССР У 771653, кл, С 06 Р 1/02, 1978,Авторское свидетельство СССР У 943722, кл. С 06 Р 7/58, 1980,(54)(57) 1. ГЕНЕРАТОР СЛУИЙНЫХПОСЛЕДОВАТЕЛЬНОСТЕЙ, содержащий генератор тактовых импульсов, датчикслучайных двоичных равномерно распределенных чисел, вероятностныйпреобразователь, блок формированиястатистических характеристик, причем выход генератора тактовых импульсов соединен с первым входомвероятностного преобразователя, о тл и ч а ю щ и й с я тем, что, сцелью расширения функциональныхвозможностей генератора путем задания матрицы переходов элементовформируемой последовательности вявном виде, он содержит блок формирования диапазона случайных чисел,блок формирования числа разрядовслучайной последовательности,дваблока элементов И, вычитатель,пять элементов ИЛИ, блок формирования функции распределения, три коммутатора и регистр памяти, поиэтом блок фо 11 мренаня Гчтистичесвыход первого КЯ-триггера блока формирования статистических характеристик соединен с управляющими входами первого и второго коммутаторов, второй К-вход первого КЯ-триггера блока формирования статистпескх характеристик соединен с выходом н р полнеСоставитель А.КарасовТехред М.Гергель Корректор М.Самборская актор анк 9 те о й откры шскаы д. 4/ лц, тН 1 Патент, г.Ужгород, ул. Проектная,каз 592 Г)/47 Тираж ВНИИИИ Государственн по делам изобретен 1130 5, Москва, Ж1180887 ния счетчика этого же блока, информационный выход которого соединен спервым информационным входом коммутатора этого же блока и с вторым информационным входом второго коммутатора,выход регистра задания адреса блокаформирования статистических характеристик соединен с вторым информационным входом коммутатора этого же блока,выход которого соединен с первым адресным входом регистра памяти этогоже блока, второй информационный входкоторого соединен с .выходом регистразадания начальных условий этого жеблока и с первым информационным входом третьего коммутатора, первый выход дешифратора блока задания статистических характеристик соединен с первыми входами первого элемента ИЛИ ипервого элемента И этого же блока ис управляющим входом третьего коммутатса, выход первого элемента Иблока формирования статистическиххарактеристик соединен с первым входом первого элемента ИЛИ, выход регистра задания работы блока формирования статистических характеристиксоединен с входом дешифратора этогоже блока, второй выход которогосоединен с вторым входом первого элемента ИЛИ этого же блока, с управляющим входом коммутатора этого жеблока и с первым входом второго элемента И этого же блока, третий выход дешифратора блока задания статистических характеристик соединенс первыми входами третьего, четвертого, пятого, шестого и седьмогоэлементов И этого же блока, выходтретьего элемента И блока формирования ст 1 тистических характеристик соединен с первым входом второго элемента ИЛИ, выход шестого элемента Иблока формирования статистическиххарактеристик соединен с первымвходом третьего элемента ИЛИ, второйвход шестого элемента И блока формирования статистических характеристиксоединен с инверсным выходом первого КЯ-триггера данного блока, Я-вход ,которого соединен с первым Б-входом второго КБ-триггера и выходом седьмо го элемента И данного блока, второйвход которого соединен с выходом формирователя пускового сигнала и первым входом восьмого элемента И данного блока, второй вход которого соединен с выходом первого элемента ИЛИ данного блока, а выход восьмого элемента И соединен с втор Б-входом второго КЯ-триггера данного блока, выход которого соединен с Р-входом Р-триггера данного блока, выход которого соединен с вторым К-входом второго КБ-триггера и первым входом второго элемента ИЛИ данного блока, второй вход которого соединен с выходом девятого элемента И данного блока, первый вхсд которого соединен с прямым выходом первого КБ-триггера, а второй вход девятого элемента И соединен с третьим входом шестого элемента И, вторым входом пятого элемента И и выходом первого разряда регистра данного блока, Р-вход которого соединен с выходом второго элемента ИЛИ, а выход второго разряда регистра сдвига соединен с первым входом десятого элемента И и первым входом третьего элемента ИЛИ данного блока, второй вход которого соединен с выходом третьего разряда регистра сдвига, а выход третьего элемента ИЛИ соединен с вторым входом четвертого элемента И данного блока, выход которого соединен с входом считывания регистра памяти, вход записи которого соединен с выходом второго элемента И данного блока, второй вход которого соединен с вторым входом третьего элемента И, вторым входом первого элемента И и выходом десятого элемента И данного блока, второй, вход которого соединен с выходом элемента задержки, вход которого соединен с выходом генератора тактовых импульсов и с С-входом Р-триггера, С-входом регистра сдвига.и входом элемента НЕ данного блока, выход которого соединен с третьим Входом пятого элемента И, выход которого соединен со 1счетным входом счетчика данного блока, первый вход схемы сравнения блока формирования диапазона случайных чисел объединен с третьим входом вероятностного преобразователя и подключен к выходу первого блока элементов И, второй вход схемы сравнения блока формирования диапазона случайных чисел соединен с входом блока формирования числа разрядов случайной последовательности, с входом уменьшаемого вычитателя и с первым выходом вероятностного преобразователя, выход схемы сравнения бло0887 118 ка формирования диапазона случайнйх чисел соединен с первым входом первого элемента И данного блока, второй вход которого соединен с выходом Э-триггера, входом первого элемента задержки и первым входом второго элемента И данного блока, выход которого соединен с входом датчика случайных двоичных равномерно распределенных чисел, выход первого элемента И блока формирования диапазона случайных чисел соединен с первым входом элемента ИЛИ и входом первого элемента НЕ данного блока, выход которого соединен с первым входом третьего элемента И данного блокавторой вход которого соединен с выходом первого элемента данного блока, а выход третьего элемента И данного блока соединен с четвертым входом вероятностного преобразователя, выход генератора тактовых импульсов соединен с входами второго элемента НЕ, с С- входом регистра сдвига, с С-входом Э-триггера и входом второго элемента задержки блока формирования диапазона случайных чисел, выход второго элемента задержки этого же блока соединен с вторым входом второго элемента И данного блока, выход второго элемента НЕ этого же блока соединен с третьим входом третьего элемента И, первым входом четвертого элемента И и с первым входом пятого элемента И данного блока, второй вход которого соединен с выходом первого разряда регистра сдвига этого же блока,. Э-вход которого соединен с выходом третьего элемента ИЛИ, выход второго разряда регистра сдви,га блока формирования диапазона случайных чисел соединен с вторым входом четвертого элемента ИЛИ, выход четвертого элемента И блока формирования диапазона случайных чисел соединен с первым входом пятого элемента ИЛИ, выход пятого элемента И бло-. ,ка формирования диапазона случайных чисел соединен с первым К-входом КБ-триггера и вторым входом элемента ИЛИ этого же блока, выход которого соединен с 0-входом О-триггера этого же блока, К-вход которого соединен с вторым К-входом КБ-триггера, К-входом регистра сдвига этого же блока и с вторым входом вероятностного преобразователя, выход третьего разряда регистра сдвига блока формирования диапазона случайных чисел соединен с Б-входом КБ-триггера, инверсный выход которого соединен с первым входом второго блока элементов И, выход генератора тактовых импульсов соединен с С-входом регистра сдвига и с. входом первого элемента НЕблока формирования функции распрецеления, выход которого соединен с первыми входами первого, второго итретьего элементов И Мтого же блока,выход первого элемента И этого жеблока соединен с вторым входом пятогоэлемента,ИЛИ, второй выход вероятностного преобразователя соединен с Бвходом первого КБ-триггера, с установочным входом счетчика и первымвходом элемента ИЛИ блока формирования функции распределения, второйвход которого соединен с выходомчетвертого элемента И данного блока, а выход элемента ИЛИ данногоблока соединен с Р-входом регистрасдвига данного блока, выход первого разряда которого соединен с Бвходом второго КБ-триггера данногоблока, а выход второго разряда регистра сдвига данного блока соединенс вторым входом первого элемента Ии вторым входом четвертого элемента ИЛИ, второй вход второго элемента ИЛИ подключен к выходу второго элемента И блока формирования функций распределения, второй вход которого соединен с выходом третьего разряда регистра сдвига данного блока, а выход четвертого разряда регистра сдвига данного блока соединен с вторым входом третьего элемента И данного блока, выход которого соединен с первым К-входом второго КБ- триггера, входом элемента задержки и "четным входом счетчика данного блока, информационный выход которого соединен с первым входом схемы срав- нения и с информационным входом реЮ гистра памяти данного блока, вход- считывания которого соединен с выходом второго КБ-триггера данного блока, выход регистра памяти соединен с первым информационным входом коммутатора блока, выход которого соединен с вторым входом второго блока элементов И, третий выход вероят"ностного преобразователя соединенс вторым информационным входом третьего коммутатораа также с вторым информационным входом коммутатораи с вторым входом схемы сравнения блока формирования функции распределения, выход которой соединен с первым входом пятого элемента И и входом второго элемента НЕ данного. блока, выход которого соединен с пер" вым входом четвертого элемента И данного блока, второй вход которого соединен с выходом элемента задержки и вторым входом пятого элемента И данного блока, выход которого соединен с первым К-входом первого КБ-триггера данного блока и с вторыми входами первого и третьего элементов И, второй вход вероятностного преобразователя соединен с К- входом регистра сдвига, с К-входом второго КБ-триггера и вторым К-.входом первого КБ-триггера блока формирования функции распределения, выход которого соединен с управляющим входом коммутатора этого же блока, выходы четвертого и пятого элементов ИЛИ соединены соответственно с пятым и шестым входами вероятностного преобразователя, седьмой вход которого подключен к выходу второго элемента ИЛИ, выходы первого и второго коммутаторов подключены соответственно к восьмому и девятому входам вероятностного преобразователя, выход датчика случайных двоичных равномерно распределенных чисел соединен с первым входом первого блока элементов И, второй вход которого соединен с выходом блока формирования числа разрядов случайной последовательности, второй информационный вход первого коммутатора подключен к выходу вычитателя, вход вычитаемого которого является управляющим входом генератора, выход третьего коммутатора соединен с информационным входом регистра памяти, считывающий вход которого подключен к выходу первого элемента ИЛИ, а выход регистра памяти является выходом генератора и соединен с вторым информационным входом второго коммутатора, третий информационныйвход которогоподключен к выходу второго блока элементов И.2. Генератор по п. 1, о т л и ч аю щ и й с я тем, что, вероятностный преобразователь содержит два элемента НЕ, первый регистр сдвига, четыре элемента И, три элемента ИЛИ, второй регистр сдвига, схему сравнения, регистр памяти и блок памяти, причем вход первого элемента НЕ является первым входом вероятностного преобразователя и соединен с С-входом первогорегистра сдвига, К-вход которого является вторым входом вероятностногопреобразователя, третьим и четвертымвходами вероятностного преобразователя являются соответственно перзыивход схемы сравнения и вход "Запись"второго. регистра, вход "Запись" второго регистрасдвига соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходомпервого элемента И, а выход первогоэлемента ИЛИ соединен с Э-входомпервого регистра сдвига, выход первого разряда которого соединен с первым входом второго элемента И и первым входом второго элемента ИЛИ, второй вход которого является пятым входом вероятностного преобразователя,выход первого элемента НЕ соединенс первым входом третьего элемента Ии вторым входом второго элемента И,выход которого соединен с первым вхо"дом третьего элемента ИЛИ, второйвход которого является шестым входомвероятностного преобразователя, седьмым, восьмым и девятым входами которого являются соответственно вход",Запись" блока памяти, информационный вход блока памяти и адресный входблока памяти, вход считывания которого соединен с выходом второго элемента ИЛИ, а выход блока оперативнойпамяти соединены с П-входом регистрапамяти, С-вход которого соединен свыходом третьего элемента ИЛИ, а выход региотра памяти является первымвыходом вероятностного преобразователя и соединен с вторым входом схемы сравнения, выход которой соединенс П-входом второго регистра сдвига,С-вход которого соединен с выходомтретьего элемента И, второй вход которого соединен с выходом второгоразряда первого регистра сдвига,первым входом четвертого элемента Ии первым входом первого элемента И,второй вход которого соединен с выходом второго элемента НЕ, вход которого соединен с выходом последнегоразряда второго регистра сдвига ивторым входом четвертого элемента И,выход которого является вторым выходом вероятностного преобразователя,третьим выходом которого являютсявыходы первых разрядов второго регистра сдвига к+1) - число разрядоввторого регистра сдвига),1180 887 2му 73 сравнения, регистр 74 памяти,элементы ИЛИ 75, 76 и блок 77 опера/тивной памяти.Блок 11 формирования фучкции распределения содержит элемент НЕ 78,регистр 79 сдвига, элементы И 80-82,вычитающий счетчик 63, элемент ИЛИ 84,схему 85 сравнения, элемент 86 задержки, элементы И 87, 88, элемент НЕ 89, блок 90 постоянной памяти,КБ-триггеры 91, 92 и коммутатор 93.Блок 19 формирования статистических-характеристик содержит элемент И94, блок 95 оперативной паяти, регистр 96 задания начальных условий,коммутатор 97, элементы И 98-100,регисгр 101 задания режима работы,дешифратор 102, регистр 103 установки исходного состояния, регистр 104задания адреса, элемент ИЛИ 105,двоичный суммирующий счетчик 106,элемент 107 задержки, элемент И 108,регистр 109 сдвига, элемент ИЛИ 110,элемент И 111, Э-триггер 112, КЯтриггеры 113, 114, элемент ИЛИ 115,элемент НЕ 116, элементы И 117-119,формирователь 120 пускового сигналаи элемент И 121.Устройство работает следующимобразом.Структура формируемой последовательности предварительно задаетсяв виде квадратной матрицы переходов.Каждый элемент в этой матрице обозначает количество случаев появленияфиксированного сигнала за другимфиксированным сигналом.Эта матрица должна удовлетворятьследующим требованиям:суммы элементов в строке и столбце с одинаковыми номерами должнысовпадать,матрица должна быть приводима кнулевой матрице путем следующейпроцедуры. Вероятностный преобразователь 9содержит элемент НЕ 64, регистр 65 55сдвига, элемент И 66, элемент ИЛИ 67,элементы И 68 69, элемент НЕ 70,элемент И 71, регистр 72 сдвига, схе 1Изобретение относится к вычислительной технике и может быть использовано при решении задач статистичес.- кими методами.Целью изобретения является расширение функциональных воэможностей генератора путем задания матрицы переходов элементов формируемой последовательности в явном виде.На фиг. 1 приведена блок-схема .1 О генератора случайных последовательностей на фиг2 - схема блока формирования диапазона случайных чисел; на фиг. 3 - схема вероятностного преобразования на фиг. 4 - схема .15 блока формирования функции распределения на фиг. 5 - схема Ялока формирования статистических характеристик.На фиг. 2-5 введены следующие 20 обозначения: К - вход установки "0"; С - синхровход Э - информационный вход, Б - вход установки "1", Т - триггер.Генератор случайных последова тельностей содержит генератортактовых импульсов, датчик 2 случайных двоичных равномерно распределенных чисел, блок 3 формирования диапазона случайных чисел, блок 4 фор- ЗО ,мирования числа разрядов случайной последовательности (выделения значащих разрядов числа), блок 5 эле-, ментов И, вычитатель 6, первый 7и второй 8 элементы ИЛИ, вероятностный преобразователь 9, третий элемент ИЛИ 10, блок 11 формирования функции распределения, первый коммутатор 12, второй коммутатор 13, второй блок 14 элементов И реф 40 гистр 15 памяти, четвертый элемент ИЛИ 16, третий коммутатор 17пятый элемент ИЛИ 18, блок 19 формирования статистических характеристик и связи 20-49 между блоками.45Блок 3 формирования диапазона слу" чайных чисел содержит элемент 50 задержки, элемент НЕ 51,. элементы И 52, 53, схему, 54 сравнения, элемент ИЛИ 55, 0-триггер 56, элемент 57 задержки, элемент 58 И, КЯ-триггер 59,50 регистр 60 сдвига, элемент НЕ 61 и элементы И 62, 63. Фиксируем в матрице номер строки, сумма элементов которой не меньше суммы элементов любой другой строки. Заменим элементы в этой фиксированной строке и столбце с тем же номером нулями. В полученной матрице найдем нулевую строку (столбец), для кото-, рой столбец (строка) с тем же номером .имеет сумму элементов, отличную от нуля и заменим элементы этого стодбца (строки) нулями. В полученной таким образом матрице найдем нулевую строку (столбец), для которойз 11столбец (строка) с тем же номеромотличен от нуляи заменим его элементы нулями. Продолжая эту процедуру в итоге получим нулевую матрицу. Если заданная матрица переходовможет быть приведена к нулевой указанным способом, то в ней содержатсятолько такие циклические подпоследовательности переходов от строки кстолбцу, которые включают в себяпереход из строки с первоначальноФиксированным номером. Если матрицапереходов удовлетворяет этим требованям, то процесс .Формирования требуемой последовательности может бытьпредставлен как процесс последовательного формирования таких циклических подпоследовательностей, и период генератора равен сумме элементов всех подпоследовательностей.По матрице переходов вычисляютновую матрицу, задающую функцию распределения. В новой матрице элемент,стоящий на пересечении фиксированныхстроки и стобца, определяется каксумма элементов, взятых из соответствующей строки матрицы переходов.Суммирование ведется по всем элементам строки в порядке возрастанияномеров столбцов, включая номер фиксированного столбца,Полученная матрица является исходной для генератора, Ее вводят вустройство с помощью блока 19. Дляэтого предварительно устанавливаюткнопкой 103 в исходное состояниеблоки устройства, а затем с помощью пульта 101 устанавливают режимввода матрицы. При этом на среднемпо схеме выходе дешифратора 102 появляется логическая "1", котораяотпирает элемент И 98 и через элемент ИЛИ 105 - элемент И 94, а коммутатор 97 переводит в режим приема информации с пульта 104 заданияадреса, С помощью пульта 96 задания информации задают значение элемента матрицы, а с помощью пульта 104 - соотвегствующий адрес. Адрес разбит на две части; старшаячасть, в качестве которой выступаетномер строки, определяет адрес зоны памяти в блоке 95, а младшая -номера ячеек в этой зоне,Для записи информации в блоке 95 памяти с помощью формирователя 120 пускового сигнала Формируют короткий импульс, который через элемент И 12280887 1 1 2 2 3 35 45 О 5 О 5 О 40 50 55 поступает на Б-вход триггера 113 и устанавливает его в единичное состояниеИз триггера 113 "1" переписывается в Я-триггер 112, который служит элементом задержки, а затем через элемент ИЛИ 115 - в регистр 109 сдвига, который в сочетании с триггерами 112 и 113 образует распределитель импульсов, работающий в ждущем режиме. В ответ на каждый пусковой сигнал этот распределитель Формирует три импульса, один из которых используется для получения импульса записи. Этот импульс появляется на выходе элемента И 108 и через элемент И 98 поступает на вход записи блока 95 оперативной памяти. Элемент 107 задержки обеспечивает появление на выходе элемента И 108 только одного импульса в течение одного периода синхроимпульсов, поступающих по шине 20. После записи матрицы в блок 95 памяти устанавливают в исходное состояние регистр 15 памяти, записывая в него номер начальной строки. Для этого с помощью пульта 101 задают режим ввода этого номера. При этом на шине 46 появляется "1", и коммутатор 17 переходит в режим приема информации с пульта 96. Затем набирают на пульте 96 значение номера и формируют короткий импульс с помощью формирователя 120, На выходе элемента И 108 появляется сигнал, который через. элемент И 111 и элемент ИЛИ 16 поступает на синхровход регистра 15 памяти, Код, набранный на пульте 96, переписывается при этом в регистр 15. Задание начальных условий на этом заканчивается, 1Формирование выходной последовательности начинается после перевода генератора в рабочий режим, что осуществляется с помощью пульта 101, В этом режиме открываются элементы И 99, 100, 117, 119 и 121, а коммутататор 97 подключает к адресному входу блока 95 памяти счетчик 106 Процесс генерации начинается с перезаписи матрицы из блока 95 памяти в блок 77 оперативной памяти, Для этого с помощью формирователя 120 формируют пусковой сигнал, который через элемент И 121 поступает на Я-входы триггеров 113 и 114 и устанавливает их единичное состояние, Выходной сигнал триггера ,14 переводит коммутаторы 12 и 13 в режим приема информа 1180887ции с блока 95 памяти и счетчика 106 10 Пусковый сигнал, поступающий в блок 3 по шине 27, записывает "1" в регистр 60 сдвига, который в свою очередь устанавливает в "1" триггер 59. При этом элементы И набора блока 14 закрываются, в результате чего младшая часгь адреса принима- ет нулевое значение. Импульс со второго (среднего по схеме) выхода регистра 60 поступает через элемент ИЛИ 7 и элемент ИЛИ 76 на шину считывания блока 77 памяти вероятностного преобразователя 9. При этом считывается значение, записанное по адресу, старшая часть которого представляет собой содержимое регистра 15 памяти, а младшая часть равна "0", Импульс с выхода элемента И 63 через элемент ИЛИ 8 и элемент ИЛИ 75 поступает на синхровход регистра 74 памяти и записывает в него результат считывания. По шине 23 это значение поступает в 455055 соответственно и одновременно открывает элемент И 118, замыкая тем самым цепь обратной связи регистра 109,благодаря чему формирование импульсоврегистром 109 происходит до тех пор,пока триггер 114 остается в единичном состоянии, Сброс триггера 114 осуществляется сигналом, поступающимсо счетчика 106, который служит нетолько для формирования адресов,но и для подсчета количества переписанных чисел. Для перезаписи каждого числа формируется импульс считывания, который через элемент И 100поступает на шину считывания блока 95 памяти, и импульс записи,который через элемент И 99 и элемент ИЛИ 10 поступает на шину записи 20блока 77 памяти, После перезаписикаждого числа на выходе элемента И 117появляется сигнал, который поступает на вход счетчика 106 и увеличивает его содержимое на "1", В момент 25окончания перезаписи матрицы счетчик 106 выдает сигнал, устанавливающий триггер 114 в исходное состояние. Процесс перезаписи при этомпрекращается, а на выходе элемен- З 0та И 119 появляется импульс, которыйсвидетельствует об окончания перезаписи матрицы и одновременно служитпусковым сигналом для блока 3 изменения диапазона случайных чисел. блок 4 выделештя значащих разрячо 11 числа и на схему 54 сравнения. Лрн этом на выходе олока 4 все разряды числа, которые младше самого старшего, отличного от 0" разряда, принимают единичное значение, а незначащие старшие разряды остаются нулевыми. Этот код управляет набором 5 элементов И, причем те элементы И, которые отвечают незначающим разрядам числа, запираются,Сигнал, появляющийся на третьем выходе регистра 60, открывает эле,мент И 62, в результате чего триггер 59 возвращается в исходное состояние, а очередной синхроимпульспоступающий по шине 20, записывает "1" в 0 в тригг 56. Выходной сигнал триггера 56 открывает элемент И 52, и на шину 21 поступает импульс, по которому датчик 2 случайных чисел вырабатывает случайное число. После прохождения этого числа через набор блока 5 элементов И количество его значащих разрядов не превышает количества значащих разрядов числа, хранящегося в регистре 74, Полученное таким образом случайное число сравнивают со значением числа, хранящегося в регистре 74, с помощью схемы 54 сравнения. Если случайное число меньше, то считают его пригодным для дальнейшего использования, в противном случае формируют новое случайное число, В последнем случае на выходе схемы 54 сравнения присутствует уровень логической "1", так что триггер 56 остается в единичном состоянии, а на выходе элемента И 52 появляется новый импульс, по которому датчик 2 вырабатывает новое случайное число.Если условие "меньше" выполняется, то на выходе схемы 54 сравнения появляется "0", элемент И 53 закрывается, и очередной синхроимпульс устанавливает триггер 56 в нулевое состояние. Элемент 50 задержки препятствует появлению дополнительного импульса на шине 21, для чего время задержки сигнала этим элементом должно превышать время срабатывания триггера 56. Окончание поиска случайного числа, удовлетворяющего неравенству "меньше", сопровождается появлением импульса на выходе элемента И 58, который служит в каиест 1180887ве пускового сигнала для вероятностного преобразователя 9. Элемент 57 задержки препятствует появлению этого сигнала в момент перехода триггера 56 в единичное состояние. Время задержки сигнала этим элементом должно превышать время задержки сигнала инвертором 61.Полученное случайное число поступает в вероятностный преобразова О тель 9, который преобразует его в выходное число. Преобразование состоит в определении интервала между значениями функции распределения, в который попадает случайное число. Зна чениямифункции распределения служат значения элементов матрицы, причем номер строки матрицы задает код, хранящийся в регистре 15.Матрица переходов, по которой 20 составляют исходную для генератора матрицу, задает не только вероятност 1 ную структуру последовательности вьт- ходных чисел, но и длину этой последовательности, которая равна сумме д элементов матрицы переходов. После формирования каждого выходного числа длина .оставшейся части последовательности уменьшается на "1", поэтому необходимо вычесть "1" из со 30 ответствующего элемента матрицы переходов. При этом новая матрица описывает вероятностную структуру и длину оставшейся части последовательности которую предстоит сфорФ35 мировать. Изменение матрицы переходов влечет за собой изменение исходной матрицы. Таким образом, матрица, хранящаяся в блоке 77 памяти,в процессе формирования последовательности постоянно изменяется в сторону уменьшения своих элементов,превращаясь в конце концов в нулевуюматрицу. Необходимое изменение этойматрицы обеспечивает блок 11.После обнуления информации в блоке 77 формирование последовательности автоматически прекращается, таккак с блока 77 памяти в блок 3 поступает нулевое значение.результате этого происходит зацикливание блока 3. Генератор позволяет получатьразличные реализации заданного случайного процесса, Для получения новой реализации достаточно вновь установить блоки устройства в исходное состояние, занести в регистр 15начальное значение номера матрицыи переписать матрицу из блока 95 памяти в блок 77 памяти, после чегоавтоматически начинается формирование новой последовательности.Эффективность предлагаемого устройства по сравнению с известнымсостоит в том, что матрица переходов, задающая статистические характеристики последовательности, можетбыть задана в явном виде, благодарячему задаваемый процесс имеет болееполное описание и; следовательно,в большей мере удовлетворяет требованиям потребителя,