Сумматор по модулю три
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1654812
Автор: Музыченко
Текст
СОНИ СОВЕТСНИХСОЦИАЛКСТИЧЕСКИРЕСПУБЛИК 1 ГОСУДАРСТ 8 ЕННЫЙПО ИЗОБРЕТЕНИЯМ ИПРИ ГКНТ ОСА МИТЕТСАНИ Е ИЗОБРЕТЕНИ АВТОРСКОМУ СВИДЕТЕЛЬС СР 6. МОДУЛЮ ТРИ 4 СУММА(57) Изобретение относится к вычислительной технике и момет быть использовано для построения систем пе редачи и переработки дискретной информации. Целью изобретения является упрощение сумматора. Сумматор по модулю три содерзот элемент И 1, сумма тор 2 по модулю два, элемент И 3, сумматор,4 по модулю два, элементы ИЛИ 5,6 и элементы ЗАПРЕТ 78,с соот -.ветствующнми связями. 1 табл., 1 ил.1654812 Входные коды ОстаВыходной код(Х+У)вой Номера, элементов схемы нык кодовХ+т Х 1 с У о о о оо о о 1о о 1,Оо о оо 1 оо оо о оо о о Изобретение относится к вычислительной технике и может быть использовано для построения систем передачи и переработки дискретной информа 5ции еЦель изобретения - упрощение сумматора.На чертеже изображена схема сумматора по модулю три. 10Сумматор по модулю три содержитэлемент И, сумматор 2 по модулю два,элемент И 3, сумматор 4 по модулюдва, элементы ИЛИ 5 и 6 и элементыЗАПРЕТ .7 и 8. 15Элемент И 1 и сумматор 2 по модулю два соединены входами с входнымишинами сигналов Х и У, элемент И 3, и сумматор 4 по модулю два соединенывходами с входными шинами сигналов 20Х 1 и У(, элемент ИЛИ 5 соединен входами с выходами элемента И 1 и сумматора 4 по модулю два, а выходом - спрямым входом элемента ЗАПРЕТ 7, выход которого является выходом сигцала Е первого разряда устройства, авторой инверсный вход - с выходомсумматора 2 по модулю два, элементИЛИ 6 соединен входами с выходамисумматора 2 по модулю два и элементаИ 3, а выходом - с прямым входомэлемента ЗАПРЕТ 8, выход которогоявляется выходом сигнала Е второгоразряда устройства, а инверсный входсоединен с выходом сумматора 4 по модулю два,35Функционирование сумматора по модулю три поясняется таблицей, в которой приведены выходные сигналы всех элементов схем для всех разрешенных значений входных сигналов, соответствующих входным кодам Х 2 и У( 2Из таблицы видно, что при подаче на входы устройства кодов Х и У на его выходах формируется код Е = (Х + + У) шой 3 Формула изобретения Сумматор по модулю три, содержащий первый элемент И и первый сумматор по модулю два, соединенные входами с входными шинами первого разряда сумматора, второй элемент И ивторой сумматор по модулю два, соединенные входами с входными шинами второго разряда сумматора, а также дваэлемента ИЛИ, о т л и ч а ю щ и йс я тем, что, с целью упрощения, онсодержит два элемента ЗАПРЕТ, причемпервый элемент ИЛИ соединен входами свыходами первого сумматора спо модулюдва и второго элемента И, а выходом -с прямым входом первого элементаЗАПРЕТ, выход которого является выходом первого разряда сумматора, аинверсный вход соединен с выходомвторого сумматора по модулю два,второй элемент ИЛИ соединен входамис выходами второго сумматора по модулю два и первого элемента И, а выходом - с прямым входом второго элемента ЗАПРЕТ, выход которого является выходом второго разряда сумматора, а инверсный вход соединен с выходом первого сумматора по модулюдва,Вьаодные снгнвлы элементов схемы
СмотретьЗаявка
4709244, 23.06.1989
ВОЙСКОВАЯ ЧАСТЬ 31303
МУЗЫЧЕНКО ОЛЕГ НИКОЛАЕВИЧ
МПК / Метки
МПК: G06F 7/49
Опубликовано: 07.06.1991
Код ссылки
<a href="https://patents.su/2-1654812-summator-po-modulyu-tri.html" target="_blank" rel="follow" title="База патентов СССР">Сумматор по модулю три</a>
Логический элемент
Номер патента: 149951
Опубликовано: 01.01.1962
Автор: Фельдман
МПК: H03K 19/162
Метки: логический, элемент
...изобретения заключается в том, что выход первого параметрона соединен со входом накачки второго черезудвоитель частоты.На чертеже изображена электрическая схема предложенного логического элемента,Логический элемент состоит из обычного параметронатой накачки т удвоителя частоты, выполненного:на двухи Д 2, и второгЬ парамегрона В,Параметрон А работает в режиме жесткого возбуждения.качки имеет вид немодулированной синусоиды. Смещение сяпостоянным током.Устройсгво работает следующим образом,Если считать выходным сигналом параметрона А наличиеили отсутствие (Ь=О) колебаний, то параметрон А выполняетсщую логическую функцию:149951 в жестком режиме, иначе случайность выходной фазы не позволит строить логику на подобном элементе.Появившийся на...
Устройство для контроля цифровых узлов
Номер патента: 1231506
Опубликовано: 15.05.1986
Авторы: Богданов, Лупиков, Маслеников, Спиваков
МПК: G06F 11/26
...Сигнал логического 0" с выхода элемента И57 подается на входы записи вычитающих счетчиков 46, 47 и вход установки в нулевое состояние триггера 48.При этом триггер 48 обнуляется, ав вычитающие счетчики 46, 47 с информационных входов 73, 74 записы"ваются двоичные коды 0 1, КодЙ, определяет число псевдослучайныхкодов генератора ПСК 4, необходимыхдля приведения контролируемого цифрового узла 17 в исходное состояние.Код 1 задает число кодов генератора ПСК 4, используемых для снятиясигнатуры контролируеьых сигналовузла 17. Сигнал логического "0" с вы"хода триггера 51 поступаетна. входустановки в нулевое состояние триггера 50, обнуляя его и принудительноудерживая в нулевом состоянии. Сигнал логического "О" с выхода триггера 50 запрещает...
Линейный интерполятор
Номер патента: 1298714
Опубликовано: 23.03.1987
Авторы: Ободник, Петух, Романюк, Стахов
МПК: G05B 19/18, G05B 19/4103
Метки: интерполятор, линейный
...и11 .=П - 2 ЛУ1при П; 0 и 101,1дУ - перемещение О 1 по оси У. и(меньшее приращение МП), При этом втриггер 27 записывается логическаяединица при Д Х = БП и ноль при д У==БППо сигналу "Пуск" начинается процесс воспроизведения отрезка прямой, 40Модули проекций через коммутаторы 3и блоки совпадения 5 и 4 подаются всумматор б для проведения операцииБП-МП, В блокесравнения полученное значение БП-МП, хранящееся в накопительном сумматоре 6, сравниваетсясо значениями МП, При БП - МП 3 МП,что соответствует появлению логического нуля на выходе блока 7 сравнения, блок 9 управления на своем выходе 18 формирует сигнал логическогонуля, который не является активнымсигналом записи в регистр 2, ПриБМ - ЬП 1 ( МП значение разности переэаписывается в...
Многофункциональный логический модуль
Номер патента: 1336007
Опубликовано: 07.09.1987
Авторы: Амбарцумян, Белявский, Ивченков, Кузнецов, Потехин
МПК: G06F 11/00, G06F 7/00
Метки: логический, многофункциональный, модуль
...для вывода настроечных сигналов Н, и НИ, и контрольных сигналов Ти Тсоответственно.Процесс функционирования модуля разбивается на процессы настройки и вычисления. Процесс настройки представляет собой запись настроечной информации в формирователи настроечных сигналов. Каждый формирователь настроечных сигналов содержит тактируемую схему сравнения, выполненную на трех элементах И - НЕ.Пока сигналы на входах 31 и 32 равны нулю, сигналы на выходах 51 и 52 также равны нулю. При единичном сигнале на входе 29 элемент 39 сравнения проверяет соответствие единичных сигналов на входах-выходах триггера 37 и при его правильном срабатывании на выходе элемента 39 устанавливается единица.Настроечная информация подается в парафазном виде (Н,=ЙХ где 1 -...
Многофункциональный логический модуль
Номер патента: 1336008
Опубликовано: 07.09.1987
Авторы: Амбарцумян, Белявский, Ивченков, Кузнецов, Потехин
МПК: G06F 11/30, G06F 7/00
Метки: логический, многофункциональный, модуль
...на входе (вход 63 для первого и вход 64 для второго элемента сравнения) равен нулю, сигнал на выходе (выход 59 для первого и выход 60 для второго элементов сравнения) также равен нулю. При единичном сигнале на синхровходе элемента сравнения проверяется соответствие единичных сигналов на входах-выходах триггера и при правильном срабатывании триггера на выходе этого элемента сравнения устанавливается единичный сигнал.Настроечная информация подается в парафазном виде (Н;= НХ;) на настроечные входы 29 - 34 (фиг. ) записывается с помощью сигналов Т и Т. По сигналу Т 1= 1 на входе 35 (Т= О) происходит запись информации в первые триггеры формирователей, При Т= 1 информация на настроечных входах 29 - 34 должна быть устойчивой, Через...
Предыдущий патент: Устройство для экстремальной фильтрации
Следующий патент: Устройство для вычитания
Случайный патент: И библию гнна