Устройство для вычитания

стрелка Пирса, дизъюнкция, отрицаниев нечеткой логике с ограниченнымиоперациями, где разность И нечеткихпеременных А и В вычисляется по формуле М = шах(0, А-В), результат Квычисляется по формуле К = шах (О,А" (1-ВЦ штрих Шеффера Б вычисляется по формуле Б = 1-К, результатР операции стрелка Пирса вычисляетсяпо формуле Р шах (О, (1-А)-В), результат Э дизъюнкции - по формулеП = 1 - Р, отрицание А = 1-А.Устройство работает следующим образом. 15Значения переменных А и В в уни-.тарном коде поступают на информаци"онные входы 13 и 14 соответственнопервого и второго коммутаторов, азатем по сигналу записи передаютсяиз коммутаторов в регистры сдвигалибо без изменения, либо в виде отрицания (в зависимости от вида операции) . .После этого осуществляется одновременный сдвиг содержимого обоихрегистров в сторону младших разрядов. Сигналом окончания сдвига в регистрах и формирования результатаоперации на выходах устройства является появление единицы в младшем разряде любого из регистров. При этом30в режиме выполнения операции К ==А - В результат операции подается на выходы устройства либо из первого регистра, либо из второго, а врежиме получения ограниченной разности И = шах (О, А - В) результат опе"рации подается на выходы устройстватопько из первого регистра. Признаком управления режимом работы уст"ройства является сигнал у 1, а сигналы У, У управляют выдачей информации соответственно через первый ивторой коммутаторы либо без изменения, либо в инверсном виде (в видеотрицания),Так,при вычислении результатовопераций К = 1 А - В 1 и С = 1 - Куправляющие сигналы следующие: 11=1,1; У = 1. По сигналу с входа 19устройства значения А и В с выходов ком- .50мутаторов 3 и 4 записываются соответственно в регистры 1 и 2. После этого натактовый вход 17 устройства поступают,:тактовые импульсы, которые через открытый элемент ЗАПРЕТ 7 проходят на входыуправления сдвигом регистров 1 и 2,Содержимое регистров синхронно сдвигаетея в сторону младших разрядов до тех пор, пока в младшем разряде любого из регистров не появится единица. Если А В, то при сдвиге в регистрах унитарных кодов этих чисел единица раньше появится в младшем разряде второго регистра, а в регистре 1 формируется унитарный код числаА-В. При этом элемент ЗАПРЕТ 7 запирается единичным сигналом с выхода элемента ИЛИ 9. Элемент И 8 заперт нулевым сигналом с выхода младшего разряда регистра 1. Единичный сигнал с выхода младшего разряда регистра 2 проходит через открытый сигналом У 1 = 1 элемент И 11 и, проходя через элемент ИЛИ 12, открывает (21- 1)-е элементы И 5, где 3 = 1ш, и далее через элементы ИЛИ 6 на выходе 20 устройства, На этих выходах образуется унитарный код модуля разности К =А-В, Поскольку А,ВС 0,1, то на симметрично расположенных выходах 21, - 21,образуется унитарный код величины С = 1-К, т,е. код степени нечетного равенства.Если А( В, то при сдвиге в регистрах 1 и 2 единица появляется раньше в младшем разряде регистра 1. Сдвиг в регистрах прекращается, так как на выходе элемента ИЛИ 9 появляется единичный сигнал, который закрывает элемент ЗАПРЕТ 7, Единичный сигнал с выхода младшего разряда ре" гистра 1 проходит через открытый сигналом У = 1 элемент И 8 и, поступив на входы 23-х элементов И 5, открывает их для прохождения содержимого регистра 2, где сформирован унитарный код числа К = В-А А-В, через элементы ИЛИ б на выходы 20 и 21 устройства, обусловив формирование на, этих выходах унитарных кодов соответственно чисел К = 1 А-В и С = 1-К.Если А=В, то при сдвиге в регистрах 1 и 2 единица появляется одновременно в младших разрядах обоих регистров, При этом единичный сигнал с выхода элемента И 8 открывает все элементы И 5, а единичный сигнал с выхода элемента И 11, проходя через элемент ИЛИ 12, открывает все элемен" ты И 5(,. В результате содержимое21-1обоих регистров, т. е. разряды унитарных кодов числа О, поступают на входы соответсвующнх элементов ИЛИ 5, и затем на выходы 20 и 21 .устройства, обусловив на этих выходах формирование унитарных кодов соответственночиселК=А-В =0 иС=1 - К=- 1,Для вычисления отрицания А = 1-Лв регистр 1 следует загрузить вели 5чину А, а в регистр 2 - величинуВ = 0 (т,е. установить в единицумладший разряд регистра 2). Работаустройства при этом аналогична описанному случаю формирования значенийК = 1 А-В и С = 1-2, когда. А ) В,Унитарный код значения А = 1-А формируется на выходах за один такт,В режиме вычисления результатаоперации "Ограниченная разность"Ишах (О, А-В) управляющие сигналы следующие: 7 = 0; У = 1; У =1,Сигнал У 1 = 0 закрывает элементыИ 8 и 11 и открывает элемент ЗАПРЕТ10. По сигналу записи с входа 19 унитарные коды чисел А и В с выходовкоммутаторов 3 и 4 записываются соответственно в регистры 1 и 2. Тактовые импульсы, проходя через откры"тый элемент ЗАПРЕТ 7 с входа 17 устройства на входы сдвига регистров 1и 2, обуславливают синхронный сдвигсодержимого этих регистров. Признаком окончания сдвига и формированияв регистре 1 унитарного кода числа 30И появляется единица в младшем разряде любого из регистров. При этом единичный сигнал с выхода элемента ИЛИ9 закрывает элемент ЗАПРЕТ 7 и,поступаячерез открытый сигналом Уг = Э элементЗАПРЕТ 10 и через элемент ИЛИ 11 на35входы всех элементов И 5(,), открывает их для прохождения содержимого разрядов регистра 1 через элементы ИЛИ 8на выходы 20 устройства.40Вычисление результата операциистрелка Пирса Р =- шах (О, А-В) осуществляется в устройстве аналогичновычислению операции ограниченная разность И, Различие состоит лишь втом, что в регистр 1 подается унитарный код не числа Л, как при вычислении И, а код числа Л = 1 - Л, которыйформируется на выходе коммутатора3 под действием управляющего сигнала7 = О, Таким образом, набор управляющих сигналов при вьгшслении результа.тов операции Р и операции 0 = 1-Р:У = 0; У = 0; У 3= 1. Унитарныйкод числа Р формируется на выходах20, а числа Р = 1 - Р - на выходах21 устройства.При вычислении результатов операций конъюнкции К = шах (О, А-В) и штрих Шеффера Б = 1-К набор управляющих сигналов следующий: У 1 - 0; У = 1; У= О. В этом случае в регистр 1 записывается унитарный код числа А, а в регистр 2 - код числа В = 1-В, Устройство работает как при вычислении операции И. Результат операции конъюнкции К форми" руется на выходах 20 а операции штрих Шеффера Я = 1-К - на выходах 21 устройства.Формула изобретенияУстройство для вычитания, содержащее первый и второй регистры сдвига, группу из 2 ш элементов И, где ш - разрядность операндов, группу из ш элементов ИЛИ, первый элемент И, причем выходы 3-го разряда первого и второго регистров сдвигагде1ш, соединены с первыми входами с оот ветс твенно (23-1) -г о и 21-го элементов И группы, выходы которых соединены соответственно с первым и вторым входами -го элемента ИЛИ группы, выход которого является 1-м выходом первой группы выходов устройства и (т+ 1)-м выходом второй группы выходов устройства, о тл и ч а ю .щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет осуществления операций конъюнкции, дизъюнкцни, штрих Шеффера, стрелки Пирса и вычисления разности нечетких переменных оно дополнительно содер- жит второй элемент И, два элемента ЗАПРЕТ, два элемента ИЛИ и два коммутатора, причем выход первого элементаИ подключен к второму входу каждого 21-го элемента И группы, первый вход первого элемента И соединен с выходом младшего разряда первого регистра сдвига и с первым входом первого элемента ИЛИ, второй вход первого элемента И соединен с входом управления режимом работы устройства, с первым входом второго элемента И и ичверсным входом первого элемента ЗАПРЕТ, выход младшего разряда второго регистра сдвига подключен к вторым входам второго элемента И и первого элемента ИЛИ, выход первого элемента ИЛИ подключен к прямому входу первого и к инверсному входу второго элементов ЗЛПРЕТ, прямой вход второго элемента ЗАПРЕТ является тактовым1 О входом устройства, а выход соединенс входами управления сдвигом первогои второго регистров сдвига, выход первого элемента ЗАПРЕТ и выход второго элемента И подключены соответст.венно к первому и второму входам второго элемента ИЛИ, выход которогоподключен к второму входу каждого(21-1)"го элемента И группы, информационные входы первого и второгорегистров сдвига соединены с выходами соответственно первого и второго коммутаторов, входы которых являются соответственно входами первогои второго операндов устройства, входы управления записью регистров сдвига соединены с входом записи .устройства, управляющие входы первого ивторого коммутаторов соединены соответственно с первым и вторым управляющими входами устройства.