160039
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 160039
Текст
Подписная группа145 Г. Ф. Кучеров и В. И, Максимова СПОСОБ РЕАЛИЗАЦИИ ТЕРНАРНОГО КОДИРОВАНИЯ ПРИРАЩЕНИИ В БИНАРНЫХ ЦИФРОВЫХ ДИФФЕРЕНЦИАЛЬНЫХ АНАЛИЗАТОРАХ ПОСЛЕДОВАТЕЛЬНОГО ТИПАИзвестны способы реализации тернарного кодирования прнраше и,й в бннаоных цифровых дифференциальных анализаторах (ЦДА) последовательного типа.Предложенный способ отличается от известных тем, что для устранения фазовых (флуктуационных) ошибок, на входы накапливающих регистров У и Я подают приращения (положительные или отрицательные) в случае, когда в последовательности переполнений интегратора имеются два соседних переполнения с одинаковыми знаками,На чертеже представлена функциональная схема устройства, с помощью которого реализуется тернарный способ кодирования в бинарных ЦДА,Схема состоит из двух одинаковых сдвигающих регистров Р, и Р, с прецессией и восьми вентилей В, - В из которых вентили В, и В 4 являются вентилями несовпадения, а все остальные - вентилями совпадения.Переполнение ЛЯ, интегратора (интегратор на чертеже не показан) и его инверсия ЛЯ; в последовательности переполнений Р также подаются на вход регистров Р, и Р 2 через вентили В, и Вна которые в этом же такте в зависимости от знака приращения, полученного на выходе данного интегратора в- 1 шаге интегрирования, поступает или приращение Л 5, - 1 или его инверсия Л 5, - 1. Если Л 5, - 1=1 и Л 5,=1, то запись приращения производится в регистре Рь а если Л 5, - 1=1 и Л 5; =1, то в регистре Р При всех остальных комбинациях запись приращений в регистры не производится, Записанное приращение в каждом малом цикле работы интегратора сдвигается в регистрах с прецессией. Для осуществления прецессии выходные импульсы из регистра Р(Р) подаются в течение итерации через вентиль В,(В 4) на вход предпоследнего разряда регистра Р,(Р). В следующей итерации ранее записанное при- ращение заменяется новым, для чего в регистре Р, также на выход вентиля В,(В,) поступает управляющий импульс, который запрещает перезапись ранее записанного приращения,Выходной импульс, как и в обычном бинарном ЦДА, из регистра Р(Р) поступает на соответствующие устройства ЦДА через вентили В 5, Вв(ВВ,), на которые подаются управляющие импульсы А, и А, представляющие собой адреса приращений Л, Л, Если приращение данного интегратора йоложительное, то оно в зависимости от адреса А или А у снимается из вентиля В,.- или В 6. Если приращение отрицательное, то оно снимается из вентиля В 7 или В,. Приращение Л 5; - 1 с целью экономии оборудования можно хранить в младшем разряде Й регистра или же в
СмотретьЗаявка
798557
МПК / Метки
МПК: G06J 1/02
Метки: 160039
Опубликовано: 01.01.1964
Код ссылки
<a href="https://patents.su/2-160039-160039.html" target="_blank" rel="follow" title="База патентов СССР">160039</a>
Интегратор приращения частоты
Номер патента: 219292
Опубликовано: 01.01.1968
Автор: Лежнин
МПК: G06G 7/182, H03M 1/52
Метки: интегратор, приращения, частоты
...интервала этот сердечник перемагничивается по пологому участку петли 3 - 4. Поток при этом практически не изменяется и импульсы И прекращаются.Ввиду того, что импульсы И, следуют с возрастающей частотой, количество импульсов И, поступающих во втором тактовом интервале (текущее количество), больше количества импульсов И, поступивших в течение первого такта и записанных в первом сердечнике 3 (предыдущее количество). Поэтому после поступления на размагничивающую обмотку 14 сердечника 3 количества импульсов Иравного количеству импульсов И поступивших в первом тактовом интервале, ключ 16 не будет закрываться, Следующий импульс И задер. жанный линией 17 задержки на время, несколько большее времени запаздывания им пульсов И 4 по отношению...
Цифровой интегратор
Номер патента: 1171789
Опубликовано: 07.08.1985
Авторы: Гузик, Криворучко
МПК: G06F 7/64
Метки: интегратор, цифровой
...второй вход блока подключен к первому входу первого элемента И, третий вход блока соединен с вторым входом второгоэлемента И, четвертый вход блока сое"1171789 динен с первым входом одиннадцатогоэлемента И, первый вход третьегоэлемента И и первый вход пятого элемента И соединены с пятым входом блока, шестой вход блока соединен свторым входом четвертого элемента Ии первым входом шестого элемента И,седьмой вход блока соединен с первымвходом двенадцатого элемента И, восьмой вход блока соединен с вторымивходами третьего, пятого и шестого Изобретение относится к области вычислительной техники и предназначено для использования в циФровых интегрирующих структурах (ЦИС).Целью изобретения является повы 5 шение надежности интегратора путем...
Устройство для отображения графической информации
Номер патента: 715567
Опубликовано: 15.02.1980
МПК: G06K 15/20
Метки: графической, информации, отображения
...сдвига 9, т. е. соот 4 ф ветствие между элементами растра строкии битами регистра сдвига.Увеличение содержимого счетчика 4 тойже серией импульсов приводит к тому, чтов каждый данный момент содержимое счетчика отражает положение (координату) луча на экране ЭЛТ;Весь процесс отображения линий графики любого изображения устройством состоит из выполнения в заданной последовательности трех операций:отображение горизонтальной прямой;отображение верхних точек, к которым относятся точки, не принадлежащие горизон-,тальной прямой и не имеющие над собойна предыдущей строже в окрестности +1(единица) растра других точек;отображение промежуточных точек, к которым относятся все точки наклонных ивертикальных линий (кроме верхних точек),715567 45...
Устройство для формирования тестовой последовательности
Номер патента: 1171798
Опубликовано: 07.08.1985
Автор: Артюшенко
МПК: G06F 11/22
Метки: последовательности, тестовой, формирования
...состояния "1". в состояние "О", после чего формирователь 37 сигнала прекращает выработку импульсных сигналов до того момента, как второй импульс-. ный сигнал с его выхода достигнет входа формирователя 36 сигнала. Значение "0" с выхода триггера 3.1 через элемент И 50 поступает на линию 60, вызывая снятие сигнала "Задержка вьдачи". Таким образом, состояние "1" триггера 31 используется для выработки сигнала "Вьдача слова" не" посредственно после приема в блок 5 буферных регистров (д+1)-го слова, если оно не могло быть вьдано немедленно на выходы этого блока из-за его отсутствия.в этом блоке. к моменту поступления сигнала "Время истекло.", соответствующего -му слову тестового массива. В .остальном выполнении действий в связи с...
Генератор векторов
Номер патента: 1654863
Опубликовано: 07.06.1991
Автор: Остапчук
МПК: G09G 1/08
...с входами прямого н обратного счета первого реверсивного счетчика, выход которого, соединенный с первьм информационным входом первого сумматора, является первым выходом генератора, третий и четвертый выходы дешифратора соединены соответственно с входами прямого и обратного счета второго реверсивного счетчика, выход которого, соединенный с первым информационньм входом второго сумматора, является вторым выходом генератора, первый информационный вход дешифратора, соединенный с первым входом элемента ИС 1 СЮЧЙЭГЕЕ ПЛП и управляющим входом коммутатора, соединен с первым выходои первого регистра сдвига, второй выход которого соединен с нулевьм инФориационньм входом третьего сумматора, выход которого подключен к инфор" мационному входу первого...