Устройство для вычисления функций

,147820 А 1 4 006 Р ГОСУДАРСТВЕНН ПО ИЗОБРЕТЕНИЯ ПРИ ГКНТ СССР КОМИТЕТОТНРЫТИЯМ 3 ЕКЗЫДг, .;,1,"Ц 3:Б,"10 ЕНИЯ блокикиЗи ибс Юьия ОПИСАНИЕ ИЗОБРЕН АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВ(71) Львовский политехнический институт им. Ленинского комсомола (72) А.Г.Останин и А.В,Семенов (53) 681.325 (088.8)(56) Авторское свидетельство СССР У 1206767, кл. С 06 Р 1/02, 1984.Авторское свидетельство СССР В 1068978, кл. С 06 Р 3/153, 1980. 54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНК- ЦИЙ(57) Изобретение относится к вычислительной технике и может быть использовано для вычисления Функций Р(Х, У) от двух аргументов в специализированных вычислительных устройствах, в частности для вычисления корректирующих Функций для отклоняющих систем устройств отображения информации на электроннолучевых трубках (ЭЛТ). Цель изобретения - повышение быстродействия устройства, Устройство содержит 1 и 2 постояннойпамяти, бло 4 умножения,сумматоры 5 соответствующимисвязями, Старшие разряды Х, У кодов Х и У поступают на адресныевходы блоков 1 и 2 памяти, из которых при этом считываются значенияфункции и ее частных производных поХ и по У в точке с координатами Х 0,У . Блоки 3 и 4 умножения производятумножение соответственно частнойпроизводной функции по Х на ВХ, апроизводной Функции - по У на аУ,В качестве значений ЬХ и ДУ приэтом выступают младшие разряды Х иУ. Сумматоры 5 и 6 производят сложение образовавшихся компонент,в результате чего на выходе сумматора 6образуется цифровое значение функциив точке Х, У. При изменении входныхкодов Х и У только в пределах младших разрядов не требуется считываниз блоков 1 и 2 памяти, благодарячему.повьппается быстродействие устройства. 1 ил,Изобретение относится к вычислительной технике и может быть использовано для вычисления функций У(Х,У)от двух аргументов в специализированных вычислительных устройствах, вчастности для вычисления корректирующих функций для отклоняющих системустройств отображения информации наэлектроннолучевых трубках (ЗЛТ), 1 ОЦель изобретения - повышение быстродействия устройства,На чертеже представлена функциональная блок-схема устройства,Устройство содержит первый 1 и 151второй 2 блоки постоянной памяти,первый 3 и второй 4 блоки умножения,первый 5 и второй 6 сумматоры. Начертеже также обозначены входы первого 7 и второго 8 аргументов.20Устройство работает следующим образом.Устройство вычисляет значенияфункций Г(Х,У) на основе соотношенияР(Х,У) : Г(ХУ,) + - =- Ь Х+аг(Х у,)ак(х, У,)(1)ЗО где Х о и д Х определяются соответственно старшими и младшими разрядами двоичного кода первого аргумента Х, а Уо и дУ определяются соответственно старшими и младшими разрядами второго аргумента У,Х = Х о + 35 + ЬХ, У = У + АУ и погрешность вычисления функции У(Х,У) может быть сделана выходящей эа пределы разрядной сетки путем надлежащего разбиения двоичного кода аргумента на старшие и младшие разряды,В блоке 1 постоянной памяти записаны значения функции Р(ХО, У,), а во втором блоке 2 постоянной памяти - значения частных производных 45 о аГ(Х. У.) аГ(Х. У.)2И аах зуНа входы 7 и 8 устройства поступают цифровые коды аргументов Х и У соответственно. Старшие разряды Х , 50 У подаются на адресные входы блоков 1 и 2 постоянной памяти, из которых считываются значения функции и ее частных производных. В блоках 3 и 4 умножения значения частных производных по Х и по У умножаются на ЛХ и ДУ соответственно, Первый 5 и второй 6 сумматоры суммируют значения функции в точке Хо, Уос полученными произведениями и на выходе устройства формируется значение функции Р(Х,У) в соответствии с выражением ( .При изменении аргументов Х и У впределах разрядной сетки младшихразрядов не требуется считывать новые значения функции и частных производных из блоков 1 и 2 постояннойпамяти, так как старшие разряды Х,Уо не изменяются, что позволяет обеспечить повышение быстродействия устройства,Формула изобретенияУстройство для вычисления функций, содержащее первый и второй блоки постоянной памяти, первый и второй блоки умножения, первый и второй сумматоры, выход первого блока постоянной памяти подключен к первому входу второго сумматора, выход которого является выходом устройства, входом первого аргумента которого является первый адресный вход первого блока постоянной памяти, входом второго аргумента устройства является первый адресный вход второго блока постоянной памяти, первый и второй выходы которого подключены к первым входам соответственно первого и второго блоков умножения, выходы которых соединены соответственно с первым и вторым входами первого сумматора, отличающееся тем, что, с целью повышения быстродействия устройства, выход первого сумматора подключен к второму входу второго сумматора, второй вход первого блока умножения и второй адресный вход второго блока постоянной памяти соединены с первым адресным входом первого блока постоянной памяти, второй адресный вход которого и второй вход второго блока умножения подключены к первому адресному входу второго блока постоянной памяти,