Двухтактный одноразрядный сумматор комбинационного типа
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 144641
Автор: Кучеров
Текст
Подписная группа Л." 174 Г. Ф. Кучеров Д ВУХТАКТН Ы Й ОДНОРАЗРЯДНЫЙ СУММАТОР КОМБИНАЦИОННОГО ТИПА:Заявлено 4 августа 1960 г. за М 676497126 в Комитет по делам изобретений и открытий при Совете Министров СССРОпубликовано в Бюллетене изобретений М 3 за 1962 г. Известны двухтактные одноразрядные сумматоры комбинационного типа, выполненные на ферротранзисторных ячейках и диодах.Предлагаемый сумматор отличается от известных тем, что для упрощения устройства и увеличения его надежности в нем для п луче. ния схем совпадения выходы ячеек, входы которых служат входами устройства и выходом переноса данного сумматора и через которые проходит шина первого такта, соединены последовательно. Обмотка запрета ячейки суммы соединена с выходной обмоткой ячейки переноса, чере которую проходит шина второго такта.Принципиальная схема описываемого сумматора показана на чертеже.В описываемом сумматоре ферротранзисторные ячейки 1, 2 и 3 об разуют схему совпадения на три входа и служат для получения суммы и переноса, который образуется при наличии на входе двух или трех входных импульсов. Ячейки 4 и 5 образуют схему совпадения на два входа. Ячейка 6 служит для хранения переноса, а ячейки 7 и 8 - для образования суммы, причем ячейка 7 является ячейкой запрета. В качестве импульсов запрета используются импульсы переноса. снимаемые с ячеек 2 и 5. Ввод слагаемыхз и переноса производится по первому такту (шина У), а вывод суммы Х - по второму такту (шина УУ).При подаче на вход одного из трех входных импульсов на выходе ячейки 7 образуется импульс, соответствующий сумме. При подаче на вход двух любых из трех входных импульсов на выходах ячеек 2 и 5 образуется импульс, соответствующий переносу.При подаче на вход сумматора трех входных импульсов с ячейки 3 снимается импульс, соответствующий сумме, а с ячеек 2 и 5 - импульс, соозветствующий переносу. Последний запоминается в ячейке о и одновременно запрещает появление импульса на выходе ячейки 7,144 б 41 Очевидно, что запрещающий импульс должен по длительности перекрывать запрещаемый импульс, что легко достигается увеличением числа витков в запрещающей обмотке,Наличие диодов 9 и 10 необходимо для устранения ложной работы сумматора, Диод 10 служит для устранения ложного переноса за счет инверсного включения триода ячейки д при подаче на вход сумматора одного из трех входных импульсов.Описываемый сумматор обладает высокой надежностью и может быть использован в новых разработках. Предмет изобр етения Составитель А. И. Хохлов Редактор Н. С. Кутафина Техред А. Л. Резник Корректор П, А. Евдокимов Подп. к печ. 12,111.62 г. Формат бум. 70)(1081/ гб Зак. 3056 Тираж 700 ЦБТИ Комитета по делам изобретений и открытий при Москва, Центр, М. Черкасский пер, Объем 0,18 изд. л.Цена 4 коп.Совете Министров СССРд, 2/6,Типография ЦБТИ, Москва, Петровка 4. Двухтактный одноразрядный сумматор комбинационного типа, выполненный на ферротранзисторных ячейках и диодах, о т л и ч а ющ и й с я тем, что, с целью упрощения устройства и увеличения его надежности, в нем для получения схем совпадения выходы ячеек, входы которых служат входами устройства и выходом переноса данного сумматора и через которые проходит шина первого такта, соединены последовательно, а обмотка запрета ячейки суммы соединена с выходной обмоткой ячейки переноса, через которую проходит шина второго такта.
СмотретьЗаявка
675497, 04.08.1960
Кучеров Г. Ф
МПК / Метки
МПК: G06F 7/50
Метки: двухтактный, комбинационного, одноразрядный, сумматор, типа
Опубликовано: 01.01.1962
Код ссылки
<a href="https://patents.su/2-144641-dvukhtaktnyjj-odnorazryadnyjj-summator-kombinacionnogo-tipa.html" target="_blank" rel="follow" title="База патентов СССР">Двухтактный одноразрядный сумматор комбинационного типа</a>
Одноразрядный двоичный кодово-позиционный сумматор трех чисел
Номер патента: 124704
Опубликовано: 01.01.1959
Автор: Зайцев
МПК: G06F 7/50
Метки: двоичный, кодово-позиционный, одноразрядный, сумматор, трех, чисел
...схем 6 связаны с логической схемой ИЛИ (8), вырабатывающей код переноса, Выходом 5 суммы служит логическая схема ИЛИ (9), которая связана через логические схемы И (10 и 11) с входными зажимами сумматора и со схемой НЕТ (12). Указанное соединение элементов сумматора обеспечивает сложение трех одноразрядных чисел, представленных в двоичной системе счисления с выдачей результата сложения в той же системе. Описанный сумматор может быть использован в быстродействующих цифровых вычис лительных машинах, работающих по кодово-позиционному принципу. КОДОВО-ПОЗИЦИОННЫЙ ОДНОРАЗРЯДНЫЙСУММАТОР ТРЕХ ЧИСЕЛ аявлено 8 декабря 1 са 54 г. за М 46708 26 в Мин 1 приборостроения СССРтрех да для естных мости, ы тем, м И, споль- значи124704 Пр едмет...
Устройство для вычитания и суммирования последовательностей импульсов с импульсами опорной частоты
Номер патента: 746571
Опубликовано: 05.07.1980
МПК: G06G 7/14
Метки: вычитания, импульсами, импульсов, опорной, последовательностей, суммирования, частоты
...выделения периода, Второй выход генератора 3 соединен с первым входом блока 6 вычитания, подключенноговторым входом к выходу блока 5 выделения периода, Входы элемента 1 И, соединенного выходом со вторым входом блока 4 синхронизации, подключень ко входу8 импульсов суммируемой частоты и входу 9 управления суммированием, Входыэлемента 2 И подключенного выходом ковторому входу блока 5 выделения периода,соединены с входом 10 импульсов вычи 657 1 4 таемой частоты и входом 11 управлениявычитанием,Устройство работает следующим образом,Генератор 3 опорной частоты вырабатывает на своих выходах последовательности импульсов одинаковой частоты, сдвинутые друг относительно друга на половину периода. Импульсы суммируемойчастоты со входа 8 при наличии...
Счетчик импульсов
Номер патента: 746949
Опубликовано: 23.07.1980
Автор: Кренский
МПК: H03K 29/00
...импульсы с шины 1тактовых импульсов не поступают через трех.вхадовый элемент И 4 на конденсатор 20,на проходят через резистор 23 на вход транзистора 11 с выхода элемента 8 совпадения.Прй достижении конденсатором 14 напряже.ния, равного опорному, снимаемому с резитем самым предотвращается как разряд кон. денсатора 14, так и возникновение ложного импульса переноса на выходе блока 9 выде. ления импульсов переноса.Таким образом, момент компарации, опреде. ляемый открыванием диода 19, сдвигаетсяна время, равное периоду тактовых имйульсов, чем обеспечивается переход фазоимпульсного разряда в следующее состояние. Такой же по величине сдвиг момента компарации проис. ходит и в случае, если счетный импульс совпадает по времени с выходным...
Сумматор с функциональной зависимостью сумм от переносов и с контролем по четности
Номер патента: 767763
Опубликовано: 30.09.1980
МПК: G06F 11/10, G06F 7/50
Метки: зависимостью, контролем, переносов, сумм, сумматор, функциональной, четности
...четности, первый и второй . входы которого являются первым и вторым входом устройства, первый, второй и третий выходы блока генерации и транзита переносов каждого разряда соединены соответственно с первым,.вторым и третьим входами блока формирования поразрядной суммы с функциональной зависимостью, четвертый и пятый входы которого являются входами устройства, выход блока формирования параллельного переноса каж 1 дого разряда соединен с шестым входом 767763 4.блока формирования поразрядной суммы сфункциональной зависимостью данногоразряда, с седьмым входом блока формирования поразрядной суммы с функциональнойзависимостью последующего разряда спервым входом сумматора по модулю дваданного разряда и со вторым входом сумматора по...
Параллельный сумматор
Номер патента: 1018114
Опубликовано: 15.05.1983
Авторы: Балюк, Дядюра, Зорин, Каневский, Лозинский, Пененко
МПК: G06F 7/50
Метки: параллельный, сумматор
...всех (2 М)-го элементов И соединены с выходом элемента ИЛИ 4, первый вход которого соединен с шиной 5 множителя, а второй вход соединен с шиной 6 режима работы. Выход 1-го элемента И 3 (1 .= М,М+12 М) подключен через во (1-М ) элементов 7 задержки к первому входу 8 1-ой суммирукщей ячейки 9, а выход -ого элемента 3 ( 1,2, ,М) подключен к первому входу 8 .-ой суммирующей ячейки 9. Третий 65 вход 10 каждой 1 с-той (М = 1,22 М) суммирущией ячейки 9 соединенс третьим выходом 11 (Е)-ой суммирующей ячейки 9, причем третий вход10 первой суммирующей ячейки 9 соединен с дополнительной шиной 12 запре,та формирования сумки, а третий вход10 1-ой суммирующей ячейки 9 соединен с шиной 13 запрета формирования;суммирующей ячейки. 9 соединен...
Предыдущий патент: Устройство для программной перестройки радиотехнических устройств на заранее заданные фиксированные частоты
Следующий патент: Устройство для преобразования двоичного кода в двоично десятичный
Случайный патент: Устройство для измерения параметровварикапов