Логическое устройство

(51) 4 Н 03 К 19/О ГОСУДАРСТВЕННЫЙ НОМИТЕ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И СССРНРЫТИЙ ПИСАНИЕ ИЗОБРЕТЕНИЯ роиство, п ческого тип имущественносодержит и оящих иэ МДП проводимост2 и и нагру -транзисторо го типа пров квазистатиключевых ем 1, со рвого ти ранзисторканалов,чных и от инверторочающих МДПго и перв ичес- МДП, ровахем. соответственно, ши ину 8, и фикси оров 9 второго т аналов,. ключевой ватель 11 тактовых шину 6, информацио еское устройство над имеет расширенную о1вую ш нзист мости к формиро общЛоте асть приме с ОО СР К А ВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Караханян Э.Р. и др. Динамкие интегральные схемы памяти сструктурой. М,: Радио и связь,Мурога С. Системное проектиние сверхбольших интегральных сКн. 1. Пер, с англ, М.: Мир, 198с. 257, рис. 4.9,18.Изобретение относится к областиимпульсной техники и может быть использовано при построении логических устройств квазистатического типа,Целью изобретения является повышение надежности и расширение областиприменения устройства за счет введения отключаемых защелок-восстанови- Отелей уровня "1".На чертеже приведена электрическаяпринципиальная схема логического устройства.Устройство содержит ключевые схемы 1, инверторы 2, нагрузочные МДПтранзисторы З,отключающий МДП-транзистор 4, шину питания 5, общую шину6, информационные шины 7, тактовуюшину 8, фиксирующие МДП-транзисторы 209, ключевой элемент 10, формировательтактовых импульсов 11, каждый нагрузочный МДП-транзистор 3 включен между шиной питания 5 и входом соответствующего инвертора 2, каждая ключевая схема 1 включена между стокамисоответствующих нагрузочного и отключающего МДП-транзисторов 3 и 4,либо между стоком соответствующегонагрузочного МДП-транзистора 3 и ЗОобщей шиной,6,. информационная шина7 ключевой схемы 1 подключена к выходу инвертора 2, соединенного с другойключевой схемой 1, затвор нагрузочныхи отключающих МДП-транзисторов 3 и4 соединены с тактовой шиной 8, стокфиксирующего МДП-транзистора 9 соединен со стоком соответствующего емунагруэочного МДП-транзистора 3, азатвор соединен с выходом инвертора 402, к входу которого подключен стокданного фиксирующего МДП-транзистора9, затвор транзистора ключевого элемента 10 подключен к выходу формирователя тактовых импульсов 11, входкоторого подключен к тактовой шине 8,сток транзистора ключевого элемента1 О соединен с истоками фиксирующихМДП-транзисторов 9, а исток - с шинойпитания 5, исток отключающего МДПтранзистора 4 соединен с общей шиной 6,Устройство работает следующим образом.На шину 8 поступает тактирующий сигнал. При "0" на шине 8 устройство находится в режиме настройки ключе-; вых схем 1). При "1" на шине 8 устройство переходит в рабочий режим,. Если и-транзисторная ключевая схема 1 находится в проводящем состоянии, то логический уровень на входе инвертора 2 определяется временем разряда узловой емкости схвмы 1. Для увеличения максимально допустимой длительности единичной части тактового сигнала формирователь 1 примерно в середине единичной части тактового импульса кратковременно включает ключевой элемент 10, подключающий защелки для восстановления уровня "1" на выходе схемы 1.Формула изобретенияЛогическое устройство, содержащее и ключевых схем, состоящих иэ последовательно и параллельно включенных МДП-транзисторов первого типа проводимости каналов, и инверторов, и нагрузочных и отключающих МДП-транзисторов второго и первого типа проводимости каналов соответственно, каждый нагрузочный МДП-транзистор включен между шиной питания и входом соответствующего инвертора, каждая ключевая схема включена между стоками соответствующих нагрузочного и отключающего МДП-транзисторов, по крайней мере одна информационная шина и-й ключевой схемы подключена к выходу (и)-го инвертора, затворы нагрузочных и отключающих МДП-транзисторов соединены с тактовой шиной, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности и расширения области применения, в него введены и фиксирующих МДП-транзисторов второго типа проводимости каналов, ключевой элемент и формирователь тактовых импульсов, сток и-го фиксирующего МДП-транзистора соединен со стоком соответствующего ему нагрузочного МДП-транзистора, а затвор соединен с выходом и-го инвертора, к входу которого подключен сток данного фиксирующего МДП-транзистора, управляющий вход ключевого элемента подключен к выходу формирователя тактовых импульсов, вход которого подключен к тактовой шине, выход ключевого элемента соединен с истоками фиксирующих МДП- транзисторов, а вход - с шиной питания.