Устройство для счета наклонов вперед

Номер патента: 907544

Опубликовано: 23.02.1982

Авторы: Корнейчук, Тарасенко, Торошанко, Фам

МПК: G06F 7/52

Метки: деления, чисел

...формируется подачей на вход переноса сумматора 3 через Элемент И-ИЛИ 12 единицы младшего разряда в такте Т 1 . Сдвинутый по отношению к делителю на один. разряд влево (1-1)-й остаток подается на второй вход сумматора, Сдвиг (1-1)-го остатка в регистр 4 обеспечивается коммутацией цепей циркуляции последнего через од норазрядный динамический регистр 1 О на выход суммы 5 сумматора 3, В такте ТИ выдача кода из регистра 4 блокируется элементом И 14. Знак 1-го остатка и значение очередной (и+1)-й цифры частного определяется переносом, вырабатываемым сумматором 3 втакте Т)1+,1(в последнем такте цикла),При единичном переносе в (и+1) -мтакте знак 1-го остатка положительный, при нулевом - отрицательный,Знак 1-го остатка Формируется элементом И 13...

Номер патента: 1029400

Опубликовано: 15.07.1983

Авторы: Савченко, Филимонов

МПК: H03K 3/286

Метки: входом, счетным, триггер

...элемента подклюцены соответственно к единичному, нулевому выходам второго ВБ-триггера и к входу установки в нуль, а выход соединен с третьим единичным входом третьего ВБ-триггера, второй и третий входы второго дополнительного элемента подключены соответственно к счетному входу и единичному выходу первого ВБ-триггера, а выход0294 емента соходомВто ановки в иничным 5 10 Схема пе ра представ при данном отражены тоый ния эл стояние элементов,Состояниесчетноговхода 8 изменяют свои 50 Состояния ост ся прежними. Если теперотает следующим состояния на льных элемен обратные.ов остают" и та на счетный- "0",м входе ступает сигнал следовательно5 на обратные эл состояния элем 1 - "1", 2- 5 "1", 6 " ступленитакт 2) )5 и 7 б д С1,второго...

Номер патента: 1104584

Опубликовано: 23.07.1984

Авторы: Горин, Курбатова, Соломатин

МПК: G11C 15/00

Метки: запоминающий, логической, матрицы, многофункциональный, элемент

...и четвертого элементов ИЛИ.На чертеже приведена функциональная схема предложенного многофункционального запоминающего элемента.Предложенный многофункциональныйзапоминающий элемент содержит триггер 1, мультиплексоры 2-5 с первогопо четвертый, элемент И-ИЛИ-НЕ 6,элемент И-ИЛИ 7, элемент НЕ 8, элементы И 9-12 с первого по четвертый,элементы ИЛИ 13-1 б с первого по четвертый, элемент НЕРАВНОЗНАЧНОСТЬ 17.На чертеже показаны входы 18управления записью, управляющие вхо.ды 19-21, информационные входы 2224, входы 25-27 переноса, управляющие входы 28, вход 29 считывания,операционные входы 30, управляющийвход 31, информационный 32 и выход33 переноса,При пОстроении логической матрицы осуществляются следующие соедине.ния: входы 19 и 29 всех...

Номер патента: 1128284

Опубликовано: 07.12.1984

Авторы: Дживра, Матенчук, Савка, Скрипчинский, Чернец

МПК: G08G 1/04

Метки: средств, счета, типа, транспортных

...напряжения электрической сети (узел формирования единичного сигнала не показан).Устройство работает следующим образом.В исходном состоянии и при отсутствии проезжающего транспортногосредства над индуктивной рамкой 1амплитуда генератора 2 и выходное напряжение формирователя 3 импульсови фильтра 4 низкой частоты постоянны,На первых (единичных) выходах , .1 Отриггеров 21-26 измерительного канала поддерживается нулевой и на вторыхих выходах и выходе триггера 1 О единичный сигналы; так как после включения устройства на выходе элемента 15ИЛИ 13, соединенного с управляющимвходом 19, и на вторых входах триггеров 21-26 кратковременно возникает единичный сигнал,Проезжающий над индуктивной рамкой 1 автомобиль вызывает кратковременное увеличение...

Номер патента: 1130746

Опубликовано: 23.12.1984

Автор: Шелевой

МПК: G01J 1/44

Метки: счета, фотонов

...запоминающего устройства (и У 1), К-вход триггера подключен к одному 45 из разрядов выходного регистра электронной вычислительной машины, выход триггера подключен к входу блока управления, который выполнен на генераторе временных интервалов и ад ресном счетчике, причем выход схемы синхронизации подключен к первому.входу генератора временных интервалов, выход которого подключен к адресному счетчику, адресные выходы 55 которого подключены к адресным входам оперативного запоминающего устройства и входному регистру электрон 46 4ной вычислительной машины, а к второму входу генератора временных интервалов подключен выход триггера, 5-вход которого подключен к выходу логического элемента ИЛИ.На чертеже представлена блок-схема...