Устройство для умножения

Ордена Ленина Институт кибернетики Киевское отделение ВсесоюзногоЛенина и ордена Октябрьской Револ(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ точных (г, 1) - системах счисления,использование которых позволяет повышать быстродействие операционныхустройств за счет исключения переноса через несколько разрядов присуммировании. Известное устройстводля умножения не может быть использовано для умножения чисел с Фиксированной запятой в позиционных избыточных (г, 1 с) системах счисленияпотому, что его структура и принципдействия не учитывают специфики представления в таких системах счисления чисел с фиксированной запятой.Эта специфика состоит в том, чтомежду перлой значащей цифрой числаи запятой записывается п 1 нулей,причем: 31 о где 111. - идентификатор ок С до ближайнего целого зна избыточных позиционных (г,глени ения. Вк) - сисЮ Изобретение относится к вычисли" тельной технике и может быть использовано при построении арифметических устройств ЦВМ.Известны устройства для умножения чисел с фиксированной запятой в позиционной системе счисления. Такие устройства содержат регистр множимого, регистр множитепя, сумматор 1и 2 .Наиболее близким к предлагаемому является устройство для умножения чисел с фиксированной запятой в позиционной системе счисления, содержащее регистры множимого и множителя, регистр произведения, сумматор, блок управления, причем выходы регистров множимого и произведения соединены Со входами сумматора, выход которого соединен со входом регистра произведения И.Однако оно не позволяет выполнять операцию умножения чисел с фиксированной запятой в позиционных избыАН Укреюнждсай ССРсударственного орденаии проектного институтаки заканчивается. При равенстве эна" чений 1-го разряда и величины 1-г" в случае, когда в счетчике 41 хранится код, отличный от единицы, в узле анализа 40 вырабатывается сигнал, который по каналу 55 передается на первый вход узла местного управления 39, 11 од действием этого сигнала в узле формируется соответствующий управляющий сигнал, Он пе редается по каналу 50 на узел анализа 40. Под его действием в узле 34 формируется сигнал, который по каналу 57 поступает на второй вход счетчика 41 и уменьшает его значение 15 на единицу, На этом очередной такт работы блока информационной разгрузки заканчивается. Слецующий такт работы блока информационной разгрузки начинается с выработки узлом мест- М ного управления 39 управляющего сигнала, который по каналу 53 передается на вход схемы сравнения 45; Номера разрядов, подлежащих информационной разгрузке, определяются зна- д чением кода, хранимого в реверсивном счетчике 41. Блок информационной разгрузке работает до тех пор, пока п старших разрядов регистра 46 не имеют нулсвых значений. Когда и, раз- ЗО рядов имеют нулевые значения, с первого выхода схемы сравнения 45 по канаду 73 на регистр 46 поступает сигнал, под действием которого код с регистра 46 по каналу 27 передаетсяз в регистр произведения 1. Этот код и является окончательным кодом результата операции умножения. Одновременно с сигналом, передаваемым по каналу 73, по каналу 32 поступает сиг;о нал в блок управления 5 (фиг, 1) и свидетельствует об окончании операции умножения. Работа узла анализа 40 заключается в Формировании всех условий, необходимых для работы блока информационной разгрузки. Сравнение 1-го разряда -с постоянным значением 0 осуществляет первая схема сравнения 77. Сравнение (1+1)-го разряда с постоянным значением "1 с-г"50 осуществляет вторая схема сравнения 78,Б первом случае. сигнал о равенстве разряда с номером 1 нулю, либо сигнал о том, что значение разряда с55 номером 1+1 превышает значение -1 "г, поступают соответственно по каналам 91 и 94 на второй и первый входы 20элемента ИЛИ 80, Сигнал с выхода элемента ИЛИ 80 поступает по каналу 95 на второй вход элемента И 81, а по каналу 96 через элемент ИЛИ 86 этот сигнал по каналу 55 поступает на первый вход узла местного управления 39 блока информационной разгрузки (Фиг, 2). Управляющий сигнал поступает с выхода узла местного управления 39 по каналу 50 на первые входы элементов И 81 и 82, Так как на втором входе элемента И 81 разрешающий сигнал, то управляющий сигнал проходит через элемент И 81 и по каналу 56 поступает на первый вход реверсивного счетчика номера разрядов информационной разгрузки 41 (Фкг. 2), увеличивая его значение на единицу, Во втором случае сигнал о неравенстве 1-го разряда нулю, а также сигнал о том, что значение (,+1)-го разряда не превышает значение 1-1"г, поступают соответственно по каналам 90 и 93 на первый и второй входы элемента И 79. На выходе ,элемента И 79 Формируется потенциал второго случая работы блока информационной разгрузки. Этот потенциал по каналу 97 поступает на первый вход третьей схемы сравнения 83 и разрешает сравнение значения реверсивного номера разрядов информационной разгрузкк 41 и постояннога значения "единица", Значение счетчика 41 поступает на второй вход 83 по каналу 58, а значение "единица" поступает на третий вход схемы 83 по каналу 98. Если значение счетчика 41 равна единице, то сигнал со второго выхода схемы сравнения 83 по каналу 103 поступает на второй вход элемента ИЛ 4 85. Сигнал с выхода элемента ИЛИ 35 по каналу 54 поступает на второй вход узла местного управления 39 блока инфоамационной разгрузки 7, Б блоке информационной разгрузки 7 выполняется опера. ция информационной разгрузки как описывалось, выше. Если код в счетчике 41 отличен от кода "единица", то сигнал с первого выхода схемы сравнения 83 по каналу 99 поступает на первый вход схемы сравнения 84 и разрешает сравнение 1-го разряда с постоянным значением "К-г". Еслизначение 1-го разряда равно величине 1-1-гта сигнал с первого выхода схемы сравнения 84 по аналу 00 поступает на второй вход элементаИЛИ 86, а по каналу 1 О на второй вход элемента И 82. С выхода элемен. та ИЛИ 86 сигнал по каналу 55 поступает на первый вход узла местного управления 39 (Фиг. 2). Управляющий сигнал поступает с выхода узла39 по каналу 50 на первые входы эле"ментов И 81 и 82. Так как в этомслучае на втором входе элемента И 82 разрешающий сигнал, то управля- О ющий сигнал проходит через элемент И 82 и по каналу 57 поступает на вто рой входреверсивного счетчика 41, уменьшая его значение на единицу. Если значение 1-го разряда не рав но величине 1"1-г, то сигнал со вто рого выхода схемы сравнения 84 по каналу 104 поступает на первый вход элемента ИЛИ 85. С выхода элемента ИЛИ 85 сигнал поступает по каналу 20 54 на второй вход узла местного управления 39 и происходит выполнение операции информационной разгрузки. Работа узла местного управления заключается в выработке управляющей 25 последовательности сигналов, необходимых для работы блока информационной разгрузки. После окончания операции собственно умножения сигнал с третьего выхода реверсивного счетчика ЗО циклов 8 (Фиг. 1) поступает по каналу 31 на второй вход элемента ИЛИ 105 и начинает формировать управляющую последовательность сигналов. Первый управляющий сигнал поступает в блок информационной разгрузки по каналу 53 через время Гпосле прихода сигнала по каналу 31. Время Т 1 определяется приемом кода из регистра произведения 1 (фиг. 1) в регистр информа ционной разгрузки 46(Фиг. 2) и формируется элемент задержки 106, Если с блока информационной разгрузки при ходит сигнал по каналу 75, то через время Г с выхода элемента И 108 формируется второй управляющий сигнал. Времяопределяется Формированием сигнала на выходе схемы сравнения 45. Временной интервалформирует элемент задержки 107. Второй управляющий сигнал поступает в блок информационной разгрузки 7 по каналу 52. Второй управляющий сигнал проходит по каналу 118 через элемент задержки 109 с временем задержки й.55 Это время определяется появлением сигналов на выходах узла анализа 40 (фиг. 2). Если с выхода узла анализа 40 поступает сигнал по каналу 55, то на выходе элемента И 10 фор" мируется третий управляющий сигнал,поступающий в блок информационнойразгрузки 7 по каналу 50, Этот же1сигнал, пройдя через элемент задержки 11 по каналу 122, поступает на первый вход элемента ИЛИ 105 и вызывает формирование управляющей последовательности сигналов следующего такта работы блока информационной разгрузки. Временной интервал ЪЧэлемента задержки 11 определяется установлением кода в реверсивном счетчике 41. Если с выхода узла анализа 40 поступает сигнал по каналу 54, то с выхода элемента И 06 в блок информационной разгрузки 7 поступает четвертый управляющий сигнал по каналам 61 и 5 1. Через временной интервал 7 б после формирования четвертого управляющего сигнала в блок информационной разгрузки 7 поступает по каналу 49 пятый управляющий сигнал. Временной интервал 1 в определяется временем выполнения операции информационной разгрузки и формируется элементом задержки 113. Пятый управляющий сигнал, пройдя через элемент задержки 114 с временем задержки Г 6 поступает на третий вход элемента ИЛИ 105 и вызывает формирование управляющей последовательности следующего такта работы блока информационной разгрузки 7. Временной интервал 1 б определяется временем приема кода вновь образованных разрядов с номерамии 1+ в регистр информационной разгрузки 46. Узел местного управления 39 прекращает свою работу в том случае, если отсутствует сигнал, приходящий иэ блока информационной разгрузки 7 по каналу 5. В этом случае блок информационной разгрузки 7 формирует сигнал, поступающий по каналу 32 в устройство умножения (фиг. 1) и определяющий окончание работы этого блока, Работа блока управления 5 начинается под действием входного управляющего сигнала, поступающего по входному каналу 37. Этот сигнал проходит через усилитель 126, с выхода которого в устройство умножения поступает первый управляющий импульс по каналам 23, 22, 25 и 28. Через время 1 после поступления в устройство для умножекия первого управляющего импульса, с выхода элемента ИЛИ 128 в устройство поступает второй управляющий23 920705 24ройства и может быть использован вкачестве сигнала окончания операцииумножения,Данное устройство умножения в избыл очной (г к) - системе счисления позволяет практически применитьизбыточные (Г, А) - системы счисления при построении арифметических уст.ройств высокопроизводительных ЦВМ,Ожидаемый экономический эффект отиспользования в ЭВМ предлагаемогоустройства для умножения достигается за счет отсутствия сквозного переноса при вычислении суммы частичныхпроизведении либо экономией аппаратурных затрат по сравнению с устройствами для умножения в которыхприменяются специальные методы ускоренин переносов при вьчислении суммычастичных произведений,Увеличение быстродействия устройства для умножения зависит от числаразрядов сомножителей и определяется по Формуле ного типа Формула изобретения импульс по каналу 21. Временной интервалопределяется наибольшимиэ времен, требуемых для занесениякода "0" в регистр 1, сумматор 2счетчик тактов 9, а также занесениемкода числа п в счетчик циклов 8(фиг, 1). Временной интервал ь 1 формируется элементом задержки 127,Если в процессе работы устройст" О ва для умножения на блок управления 5 приходит сигнал по каналу 20, то через время 1 формируемое элемен" том задержки 129 в устройство для умножения с выхода. элемента И 130 поступает третий управляющий импульс, Время Г определяется суммарным временем суммирования кодов регистраи регистра 3 и записью результата.сукчирования в регистр 1, Третий управляющий сигнал, пройдя через эле" мент задержки 131, по каналу 142 поступает на первый вход элемента ИЛИ 128 и вызывает формирование уп" равляющей последовательности сигналов следующего такта работы устройства для умножения. Временной интервал 1 элемента задержки 31 определяется временем установлениемкода в счетчике тактов 9. Если же после окончания очередного 1-го(1=1,2 п"1) цикла работы устройства для умножения, управляющий сигнал поступает с выхода счетчика циклов 8 по каналу 29, то в этом случае35 сигнал с выхода элемента задержки 129 через элемент И 132 поступает в канал 143 и передается на элемент ИЛИ 28, вызывая формирование управляющей последовательности следующе 4 О го цикла работы устройства для умножения. После окончания последнего и"го цикла работы устройства для умножения с выхода счетчика 8 по каналу 30, поступает сигнал наэлемент5 И 133. В этом случае сигнал с выхода элемента задержки 129 проходит через элемент И 133 и по каналу 24 поступает на управляющий вход регистра произведенияустройства для умножения (фиг. 1). Под действием этого сигнала код регистра 1 передается в блок информационной разгрузки 7.После окончания работы блока 7 по его выходному каналу 32 в блок управления 5 поступает сигнал окончания коррекции результата. После усиления (усилитель 134) этот сигнал поступает по выходному каналу 38 устгде 1: - время распространения переноса из одного разряда в другой., О число разрядов операндов.Удельные временные затраты на реализацию собственно информационной разгрузки незначигельны, Операция информационной разгрузки может выполняться автономно, что создает предпочтительные условия для применения предлагаемого устройства в системах обработки информации конвейер 1. Устройство для умножения, содержащее регистр множимого, регистр множителя, регистр произведения, сумматор, блок управления, причем информационные входы сумматора соединены с выходом регистра множимого и первым выходом регистра произведения первый информационный вход)которого соединен с выходом сумматора, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностеи за счет реализации умножения в позиционной избыточной (г, 1) - систем счисления, устройство содержит блок информационной разгрузки, реверсивный счетчик цик 920705лов, счетчик тактов, схему сравнения количества тактов, узел выдачи разряда, причем второй выход регистра произведения соединен с информационным входом блока информационной разгрузки, выход младшего разряда регистра множителя соединен с информационным входом узла выдачи разрядов, управляющий вход которого соединен с первым выходом блока управле- О ния, а выход соединен с первым входом схемы сравнения количества тактов, второй вход которой соединен с выходом счетчика тактов, первый выход схемы сравнения количества тактов 15 соединен с управляющим входом регистра множимого, первым управляющим входом регистра произведения и первым входом блока управления,. второй выход которого соединен с управляющим вхо О дом сумматора, второй и третий управляющие входы регистра произведения соединены соответственно с третьим .и четвертым выходами блока управления, второй выход схемы сравнения количества тактов соединен с управля/ ющим входом регистра множителя, четвертым управляющим входом регистра произведения и первым входом счетчика тактов, второй и третий входы которого соединены соответственно с пятым и шестым выходами блока управления, седьмой выход которого соединен с первым входом реверсивного счетчика шклов, второй вход которого соединен со вторым выходом схемы сравнения количества тактов, первый, второй, и третий выходы реверсивного счетчика циклов соединены соответственно со вторым и .третьим входами блока управления и управляющим входом блока информационной разгрузки, информационный и управляющий выходы которого соединены соответственно со вторым информационным входом регистра произведения и четвертым. входом блока управления, пятый вход которого соединен с управляющим входом устройства, выход индикации которого соединен с восьмым выходом блока управ 5 О ления.2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок информационной разгрузки содержит узел местного управления, узел анализа, реверсивный счетчик номера55 разрядов информационной раз грузк и реверсивный счетчик, накапливающий одноразрядный сумматор по модулю узел выдачи, схему сравнения, регистринформационной разгрузки, первь ивторой коммутаторы, причем первыйинформационный вход регистра информационной разгрузки соединен,с информационным входом блока, первый, второй и третий выходы регистра информационной разгрузки соединены соответственно с информационным .выходом бло-.ка, первым информационным входом схемь сравнения и информационным входомпервого коммутатора, первый и второй выходы которого соединены с первыми входами соответственно реверсивного счетчика и накапливающего одноразрядного сумматора по модулюпервый, второй, третий, четвертый ипятый выходы узла местного управления соединены соответственно с первым управляющим входом второго коммутатора, управляющим входом узлаанализа, вторым входом реверсивногосчетчика, первым управляющим входомпервого коммутатора и управляющим входом схемы сравнения первый и второй выходы узла анализа соединены соответственно с первым и вторым входами узла местногоуправления, третий и четвертый выходы узла анализа соединены соответственно с первым и вторым входами реверсивного счетчика номера разрядов информационной разгрузки, первый, второй и третий выходы которого соединены соответственно с первым информационным входом узла анализа, вторым управляющим входом первого коммутатора и вторым управляющим входом второго коммутатора, первый выход накапливающего одноразрядного сумматора по модулю 1 соединен со .вторым информационным входом узла анализа, первый, второй итретий выходы реверсивного счетчикасоединены соответственно с третьими четвертым информационными входами узла нализа и первым информационным входом второго коммутатора,второй информационный вход которогосоединен со,вторым выходом накапливающего одноразрядного сумматорапо модулю М, второй вход которогосоединен с выходом узла выдачи, управляющий вход блока соединен с тре"тьим входом узла местного управления, первый выход схемы сравнениясоединен с управляющим входом регистра информационной разгрузки и управляющим выходом блока, второй вы 920705ход схемы сравнения соединен с четвертым входом узла местного управления, выход второго коммутатора соединен со вторым инФормационным вхо" дом регистра инФормационной раз грузки, инФормационный вход узла выдачи соединен со входом постоянного зна" чения г, управляющий вход узла выдачи соединен с третьим выходом узла местного управления, второй инФор О мационный вход схемы сравнения соединен со входом постоянного значения п 0ф3. Устройство по пп. 1 и 2, о т л и ч а ю щ е е с я тем, что узел анализа содержит четыре схемы сравнения, три элемента И, три элемента ИЛИ, причем первый и второй входы первой схемы сравнения соединены соответственно с третьим входом узла щ и входом постоянного значения "0", первый и второй входы второй схемы сравнения соединены соответственно со вторым входом узла и входом постоянного значения с"г, первый д вход третьей схемы сравнения соединен с выходом первого элемента И, второй и третий входы третьей схемы. сравнения соединены соответственно с первым входом узла и входом постоянного значения 1", первый вход четвертой схемы сравнения соединен с первым выходом третьей схемы сравнения, второй и третий входы четвертой схемы сравнения соединены со 35 ответственно с четвертым входом узла и входом постоянного значения Е"г, первые входы вторОго и третьего элементов И соединены с управляющим входом узла, первые выходы4 О первой и второй схем сравнения соеди" нены со входами первого элемента И, вторые выходы первой и второй схем сравнения соединены со входами первого элемента ИЛИ первый выход четвертой схемы сравнения соединен со вторым входом третьего элемента И, вторые выходы третьей и четвертой схем сравнения соединены со входами второго элемента ИЛИ выход первого элемента ИЛИ соединен со вторым входом второго элемента И и первым входом третьего элемента ИЛИ, второй вход которого соединен с первым выходом четвертой схемы сравнения, выходы второго и третьего элементов И сое динены соответственно с третьим и четвертым выходами узла, выходы второго и третьего элементов ИЛИ соединень 1 соответственно с перным и вторым выходами узла.4. Устройство по пп, 1 и 2, о т л н ч а ю щ е е с я тем, что узел местного управления содержит элементы И, ИЛИ задержки, причем первый вход элемента ИЛИ соединен с третьим входом узла, а выход " са входом пер ного элемента задержки, выход которого соединен с пятью выходом узлаи входом второго элемента задержки, выход которого соединен с первью входом первого элемента И, второй вход которого соединен с четвертым входом узла, а выход - с четвертым выходом узла и входом третьего элемента задержки, выход которого соединен с первыми входами второго и третьего элементов И второй вход второго элемента И соединен с первым входом узла, а выход - со вторым выходом узла и через четвертый элемент задержки - со вторым входом элемента ИЛ 1, второй вход третьего элемента И соединен со вторым входом узла, а выходс третьим выходом узла и входом пятого элемента задержки выход которого соединен с первым выходом узла и входом шестого элемента задержки, выход которого соединен с третьим входом элемента ИЛИ.5. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок управления содержит усилители-Формирователи, элементы И, ИЛИ и задержки, причем вход первого усилитепя-Формирователя соединен с пятым входом блока, а выход - со вторым, третьим. пятым, седьмым выходами блока и входом первого элемента задержки, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с первым выходом блока, и входом второго элемента задержки, выход которого соединен с первыми входами первого, второго и третьего элементов И, вторые входы которых соединены соответственно с первью, вторым и третьим входами блока, выход первого элемента И соединен с шестым выходам блока и через третий элемент задержки - со вторым входом элемента ИЛИ, третий вход которого соединен с выходом второго элемента И, выход третьего элемент а И соединен с четвертым выходом блока, четвертый вход которого соединен со входом второго усилителя-Формирователя, выход которого соединен с восьмью выходом блока.Источники информации,принятые во внимание прн экспертизе. Авторское свидетельство СССРВ 224267, кл. 6 06 Г 7/38, 1967 е 920705302, Авторское свидетельство СССРМ 326577, кл. С 06 Г 7/381 970 ф3. Карцев М.А. Арифметика цифровых мащин, И "Наука", 969, с. 347. 348, рис, 4-1 (прототип),темах счисления при некоторых значениях цифры первого значащего разряца в том случае, когда укаэанные нули и представлении числа отсутствуют, может оказаться, что заданное число нельзя рецстаэигь дробью, десятичный эквивалент которой меньше единицы. Применение указанной формы представления чисел как раз и гарантирует, что заданное число всегда представляется дробью с десятичным эквина:ситом, меньшим единицы. В том случае, когда представление некоторого числа н (г, 1 с)системе счисления не удовлетворяет указ анно 5 у требования (между первой э на чаще 55)рой 15 3 а Г 1 я той 3 и ис анои -1. й нулей, гце П, =о 1-нац эгнм3р едст анлени ем цолжн а выполнят ься операция коррекции, называемая информационной разгрузкой. Пусть например, множимое А и множитель В прецстанлены в Позиционной избыточной (4, 10) системе счисления, Предположим, что они имеют значения соответственно А,0,099 и В(,1=0,099, а результат Р(, 51=0 133221. Применительно к рас- (5 Щ0, Я сматриваемому примеру п=-оо=1, и, следовательно, форма представления полу ченногс результата требует коррекций. Значение первой значащей цифры результата 1 г, можно представить в слецующем экнивалентном виде; г г . С;ецовательно цля первых двух =,начащих цифр мож"-2 -2 но записатьг +3 г =г. г +3 г =(г 3) - 4 г , Таким образом, результат Р умножения чисел А и В н позиционной избыточной (г, 1 с) - системе счисления представлен н такой эквивалентной форме Р=0,073221, для которой условие и, выполняется.Проверка: Рцо =0,133221Р=0,07322Рю =225/4. 096Рю=2254.096В общем случае операция,информационной раз груз ки выполняет ся в соответствии с формулой (х) Л (х 1+ +г), где- номер разряда нац которым вьполняется операция разгрузки,При выполнении операции информационной разгрузки может оказаться, что н результате сложения значения спечуюшего за разгружаемым раэря/ цом со значением г этот разряц пусть его номер - +) - приннм ет э начение боьшее, чем к, аример нри выполнении информационной разгрузки н числе йч о =0,16 3, п,1= получено значение второго значащего разряда, ранное 4+6=10 " к-, что нецопустимо, В этом случае поступают так. Сначала выполняют информационную разгрузку разряда, следующего эа старшим значащим разрядом, поцлежащим разгрузке (номер этого разряда +1) и уже после этого разгружают собственно старший значащий разряд (с номером 1), Папример, имеет число у =О,63 и п, =1, Тогда Йч ы= =0,163 - 0,157 -ф 0,097. Я этом примере символом г 5 обозначеа пара разрядов, нац которыми выполняется операция лиорм;цсиоцной раэгруз- К1 елью иэобре гения является расширение функциона 5 ьых возможностей за счет реализации умножения в позиционной избыточной Г 14.) систе ме счисления.Поставленная цель достигается тем, что устройтво цля умножения, .содержащее регис тр множимаго, регистр множителя регис:"р произнецения, сумматор, блок управления, причем игформационные входы сумматора соецинены с выходом регистра множи - мого и первым выхо дом регистра произведения, первый информационный входкоторогэ соецинен с выходом сумматора, устройство содержит блок информационной разгрузки, ренерсивный счетчик циКлов, счетчик гактов, схему сравнения количества тактов, узел выдачи разряда, причем второй выход регистра произведения соединен с информационным входом блока информационной раз груз си, выход младшего раэ ряда регистра множителя соединен с информационным эходом узла выдачи разряда, управляющий вход которого соединен с первым выходом блока управления, а выход соецинен с первым входом схемы сравненя количества тактов, второй вход которой соеди нен с выходом счетчика тактов, первый выход схемы сравнения количества тактов соединен с управляющим входом регистра множимого, первым упранлякщим входом регистра произ ведения и первым входом блока управления, второй нихоц которого соецннен с управляющим нхопом сумматора,920705 венно с первым и вторым входами реверсивного счетчика номера разрядовинформационной разгрузки, первый,второй и третий выходы когорого соединены соответственно с первым информационным входом узла анализа,вторым управляющим входом первогокоммутатора и вторым управляющимвходом второго коммутатора, первыйвыход накапливающего одноразрядного сумматора по модулю к соединенсо вторым информационным входом узла анализа, первый, второй и третий выходы реверсивного счетчика соединены соответственно с третьим ичетвертым информационными входамиузла анализа и первым информационным входом второго коммугатора, второй информационный вход которогосоединен со вторым выходом накапливающего одноразрядного сумматора по модулю 1, второй вход которого соединен с выходом узла вьдачи, управляющий вход блока соединен с третьим входом узла местного управления, первый выход схемы сравнения соединен с управляющим входом регистра информационной разгрузки и управлянюнм выходом блока, второй выход схемы сравнения соединен с четвертым входом учла местного управления, выход второго коммутатора соединен со вторым информационным входом регистра информационной разгрузки, информационный вход узла. выдачи соединен со входом постоянного значения г, управляющий вход узла выдачи соединен с третьим выходом узла местного управления, второй информационный вход схемы срав" нения соединен со входом постоянного значения "0".Узел анализа содержит четыре схемы сравнения, 1 ри элемента И, три элемента ИЛИ, причем первый и второй входы первой схемы сравнения соединены соответственно с третьим входом узла и входом постоянного значения "0", первый и второй входы второй схемы сравнения соединены соответственно со вторым входом узла и входом постоянного значения -1-г, ;первый вход третьей схемы сравнения второй и третий управляющие входы регистр произведения соединены соответственно с третьим и четвертым выходами блока управления, второй выход схемы сравнения количества так. тов соединен с управляющим входом регистра множителя, четвертым управляющим входом регистра произведения и первым входом счетчика тактов, второй и третий входы, которого сое О динены соответственно с пятым и шестым выходами блока управления, седьмой выход которого соединен с первым входом реверсивного счетчика циклов, второй вход которого соединен 15 со вторым виходом схемы сравнения количества тактов, первый, второй и третий выходы реверсивного счетчика циклов соединены соответственно со вторым и третьим входами блока уп равления и управляющим входом блока информационной разгрузки, информационный и управлялий выходы которого соединены соответственно со вторым информационным входом регистра произведения и четвертым входом блока управления, пятый .вход которого соединен с управляютим входом устройства, выход индикации которого соединен с восьмым выходом блока управления, ЗоБлок информационной разгрузки содержит узел местного управления, узел анализа, реверсивный счетчик номера разрядов информационной разгрузки, реверсивный счетчик, накапливающий одноразрядный сумматор по модулю, узел выдачи, схему сравнения, регистр информационной разгрузки, первый и второй коммутаторы, причем первый информационный вход регистра информаци-с оннои разгрузки соединен с информационным входом блока, первьп, второй и третий выходы регистра информационной разгрузки соединены соответственно с информационным выходом блока, первым информационным входом схемы сравнения и информационным входом первого коммутатора, первый и второй выходы которого соединены с первыми входами соответственно реверсивного счетчика и накапливающего одноразрядного сумматора по модулюпервый, второй, третий, четвертый и пятый выходы узла местного управления соединены соответственно55 с первым управляющим входом второго коммутатора, управляющим Входом узла анализа, вторым входом реверсивного счетчика, первым управляющим входом перно о коммутатора иуправляюеим входом с:;емы сравнения,первый и второй выходы учла анализасоединены соответственно с первыми вгорым входами узла местного управления, третий и четвертый выходыузла анализа соединены соответст 920701соединен с выходом первого элемента И, второй и третий входы третьей схемы сравнения соединены соответственно с первым входом узла и входом постоянного значения "1", первый вход 5 четвертой схемы сравнения соединен с первым выходом третьей схемы сравнения, второй и третий входы четвертой схемы сравнения соединены соответственно с четвертым входом узла 1 О и входом постоянного значения 1-1-г, первые входы второго и третьего элеМентов И соединены с управляющим входом узла, первые выходы первой и второй схем сравнения соединены 15 со входами первого элемента И, вторые выходы первой и второй схем срав" кения соединены со входами первого элемента ИЛИ, первый выход четвертой схемы сравнения соединен со вто О рым входом третьего элемента И, вторые выходы третьей и четвертой схем сравнения соединены со входами второго элемента ИЛИ, выход первого элемента ИЛИ соединен со вторым входом 25 второго элемента И и первым входом третьего элемента ИЛИ, второй вход которого соединен с первым выходом четвертой схемы сравнения, выходы второго и третьего элементов И соеди нены соответственно с третьим и четвертым выходами узла, выходы второго и третьего элементов ИЛИ соединены соответственно с первым и вторым выходами узла. Узел местного управления содержит элементы И, ИЛИ и задержки, причем первый вход элемента ИЛИ соединен с третьим входом узла, а выход - со входом первого элемента задержки, выход которого соединен с пятым выходом узла и входом второго элемента задержки, выход которого соединен с первым вхоцом первого элемента И, второй вход которого соединен с четвертым входом узла, а выход - с четвертым выходом узла и входом третьего элемента задержки, выход которого соединен с ,первыми входами второго и третьего элементов И, второй вход второго элемента И соединен с первым входом узла, а выход - со вторым выходом узла и через четвертый элемент задержки - со вторым входом элемента ИЛИ, второй вход третьего элемента55 И соединен со вторым входом узла, а выход - с третьим выходом узла и входом пятого элемента задержки, выход которого соединен с первым выходом узла и входом шестого элемента задержки, выход которого соединен с третьим входом элемента ИЛИ.Блок управления содержит усилители-формирователи, элементы И, ИЛИи задержки, причем вход первого усилителя-формирователя соединен с пятым входом блока, а выход - со вторымтретьим, пятым, седьмым выходамиблока и входом первого элемента задержки, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с первым выходом блока,а входом второго элемента задержки,выход которого соединен с первымивходами первого, второго и третьегоэлементов И, вторые входы которыхсоединены соответственно с первым,вторым и третьим входами блока, выход первого элемента И соединен сшестым выходом блока и через третийэлемент задержки - со вторым входомэлемента ИЛИ, третий вход которогосоединен с выходом второго элементаИ, выход третьегс элемента И соединен с четвертым выходом блока, четвертый вход которого соединен со входом второго усилителя-формирователя,выход которого соединен с восьмымвыходом блока,На фиг, 1 приведена структурнаясхема устройства для умножения, нафиг, 2 - структурная схема блока информационной разгрузки, на фиг. 3функциональная схема узла анализаблока информационной разгрузки, нафиг. 4 - функциональная схема узламестного управления блока информационной разгрузки, на фиг, 5 - функциональная схема блока управленияустройства умножения.Устройство для умножения содержитрегистр произведения 1, сумматор 2,регистр множимого 3, регистр множителя 4, блок управления 5, узелвыдачи разряда 6, блок информационной разгрузки 7 реверсивный счетчик циклов 8, счетчик тактов 9,схему сравнения количества тактов10 канал 11, соединяющий выход регистра произведения 1 с информационньи входом блока информационнойразгрузки 7, канал 2, соединяющийвыход регистра прсизведения 1 с первым информационным входом сумматора2, канал 13, соединяющий выход сумматора 2 с первым информационным входом регистра произведения 1, канал14, соединяющий информационный выход9 920 регистра множимого 3 со вторым информационным входом сумматора 2, канал 15, соединяющий первый выход схе" мы сравнения количества тактов 10 с управляющим входом регистра множимого 3, канал 6, соединяющий выход узла выдачи разряда 6 с первым входом схемы сравнения количества тактов 10. канал 17, соединякщий выход счетчика тактов 9 со вторым входом схемы срав-О нения количества тактов 10, канал 18, соединяющий второй выход схемы сравнения количества тактов 1 О с первым входом счетчика тактов 9, канал 9, соединяющий первый выход схемы сравнения количества тактов 10 с первым управляющим входом регистра произве" дения 1, канал 20, соединяющий первый выход схемы сравнения количества тактов 10 с первым входом блока упО равления 5, канал 21, соединяющий первый выход блока управления 5 с управляющим входом узла выдачи разряда 6, канал 22, соединяющий второй выход блока управления 5 с управляю д 5 щим входом сумматора 2, канал 23, соединяющий третий выход блока управления 5 со вторым управляющим входом регистра произведения 1, канал 24, соединяющий четвертый выход блока управления 5 с третьим управляющим входом регистра произведения 1, канал 25, соединякзций пятый выход блока управления 5 со вторым входом счетчика тактов 9, канал 26, соеди 35 няющий шестой выход блока управления 5 с третьим входом счетчика 9, канал 27, соединяющий информационный выход блока информационной разгрузки 7 со вторым информационным входом регистО ра произведения 1, канал 28, соединяющий седьмой выход блока управления 5 с первым входом счетчика циклов 8, канал 29, соединяющий первый выход реверсивного счетчика циклов 8 со вторым входом блока управления 5, канал 30, соединяющий второй выход реверсивного счетчика циклов 8 с третьим входом блока управления 5, канал 31, соединяющий третий выход ре 30 версивного счетчика циклов 8 с управляющим входом блока информационной разгрузки 7, канал 32, соединяющий управляющий выход блока информационной разгрузки 7 с четвертым вхо-, дом блока управления 5, канал 33,55 соединяющий второй выход схемы сравнения количества тактов О со вторым входом счетчика циклов 8, канал 34,705 10соединяющий второй выход схемы срав" нения количества тактов 1 О с четвертым управляющим входом регистра произведения 1, канал 35, соединяющий ф второй выход схемы сравнения количе. ства тактов 10 с управляющим входом регистра множителя 4, канал 36, соединяющий выход регистра множителя 4 с информационным входом узла выдачи разряда 6, канал 37, соединяющий управляющий вход устройства с пятым входом блока управления 5, канал 38, соединяющий восьмой выход блока управления 5 с выходом индикации. уст. ройства. Регистры 3 и 4, а также сумматор 2 имеют по в, а регистр 1-2 п к-ичнйх разрядов. Счетчик тактов 9 содержит30, двоичных разрядов, а реверсивный с летчик циклов 8 3 10;П двоичных разрядов. Узел выдачи 6 пред" ставляет собой набор элементов И, на первые входы которых подается двоичное представление 1-ичного разряда, а на вторые входы - управляющий сигнал. Блок информационной разгрузки содержит узел местного управления 39, узел анализа 40, реверсивный счетчик номера разрядов информационной разгрузки 41, реверсивный счетчик 42, накапливающий одноразрядный сумматор 43 по модулю , узел выдачи 44, схему сравнения 45, регистр информационной разгрузки 46, первый коммутатор 47, второй коммутатор 48, канал 49, соединяющий первый выход узла местного управления 39 с первым управляющим входом второго комму" татара 48, канал 50, соединяющий второй выход узла местного управления 39 с,управляющим входом узла анализа 40, канал 51, соединяющий третий выход узла местного управления 39 с управляющим входом узла выдачи 44, канал 52, соединяющий четвертый выход узла местного управления 39 с первым управляющим входом первого коммутатора 47, канал 53, соединянцийпятый выход узла местного управления 39 с управляющим входом схемы сравнения 45, каналы 54 и 55, соединяющие первый и второй выходи узла анализа 40 соответственно с первым н вторым входами узла местного управления 49, каналы 56 и 57, соединякицие третий и четвертый выходы узла анализа 40 соответственно с первым и вторым входами счетчи 920705 12ка 41, канал 58, соединяющий первыйвыход реверсивного счетчика 41 спервым информационным входом узлаанализа 40, канал 59, соединяющийвторой выход реверсивного счетчика 541 со вторым входом первого комму"татора 47, канал 60, соединяющий информационный вход узла выдачи 44 совходом постоянного значения г канал 61, соединяющий третий выход )Оузла местного управления 39 со вторым входом реверсивного счетчика 42,канал 62, соединяющий выход узла выдачи 44 со вторым входом сумматора43, канал 63, соединяющий второй выход сумматора 43 со вторым входом вто.рого коммутатора 48, канал 64, соеди"няющий первый выход сумматора 43 совторым информационным входом узла анализа 40, каналы 65, 66 и 67, соединяющие первый, второй, третий выходыреверсивного счетчика 42 соответственно с третьим информационным входом,узла анализа, четвертым информационным входом узла анализа, первым вхо.25,.дом второго коммутатора 48, канал 68,соединяющии выход второго коммутатора 48 со вторым входом регистра46, канал 69, соединяющий первый выход первого коммутатора 47 с первымводом реверсивного счетчика 42, канал 70 р соединяющии Второи выходпервого коммутатора 47 с первымвыходом, сумматора 43, канал 71 соединяющий второй выход регистра 46 с35первым входом схемы сравнения 45,канал 72, соединяющий третий выходрегистра 46 с входом первого коммутатора 47, канал 73, соединяющийпервый выход схемы сравнения 45 суправляющим входом регистра 46,канал 74, соединяющий вход постоянного значения "0" со Вторым входомсхемы сравнения 45, канал 75, соединяющий второй выход схемы сравнения4545 с четвертым входом узла местногоуправления 39, канал 76, соединяющий третий выход реверсивного счетчика 41 со вторым управляющим вхо"дом второго коммутатора 48.50Реверсивный счетчик 41 содержитй двоичных разрядов. Реверсивныйсчетчик 42 содержит 110 К двоичныхразрядов. Регистр 46 содержит 2 п1-ичных разрядовУзел анализа 40 содержит первую55схему сравнения 77, вторую схемусравнения 78 элемент И 79, элемент ИЛИ 80, элемент И 81, элемент И 82, третью схему сравнения 83, четвертую с. ему сравнения 84, элемент ИЛИ 85, элемент ИЛИ 86, канал 87 у соединяющии ВКОд постоянного значения "нуль" со вторым входом первой схемы сравнения 77, канал 90, соединяющий первый выход первой схемы сравнения 77 с первым входом эле" мента И 79, канал 91, соединяющий второй выход первой схемы сравнения 77 со вторым входом элемента ИЛИ 80, канал 92, соединяющий вход постоянного значения 1"1-г со вторым входом второй схемы сравнения 78, канал 93 соединяющий первый Выход второй схемы сравнения 78 со вторым входом элемента И 79, канал 94, соединяющий второй выход второй схемы срав. нения 78, с первым Входом элемента ИЛИ 80, канал 95 соединяющий выход элемента ИЛИ 80 со вторым входом элемента И 81, канал 96, соединяющий выход элемента ИЛИ 80 с первым входом элемента ИЛИ 86, канал 97, соединяющий выход элемента И 79 с первым входом третьей схемы сравнения 83, канал 98, соединяющий вход постоянного значенияс третьим входом третьей схемы сравнения 83, канал 99 соединяющий первый выход третьей схемы сравнения 83 с первым Входом четвертой схемы сравнения 84, канал 100, соединяющий первый выход схемы сравнения 84 со Вторьи входом элемента ИЛИ 86, канал 101, соединяющий перВый выход схемы сравнения 84 со вторым входом элемента И 82, канал 102, соединяющии вход постоянного значения "с-г" с третьим входом схемы срав" нения 84, канал 103, соединяющий второй выход третьей схемы сравнения 83 со вторым входом элемента ИЛИ 85, канал 04, соединяющий второй выход четвертой схемы сравнения 84 с первым выходом элемента ИЛИ 85.Узел местного управления 39 содержит элемент ИЛИ 105, элемент задержки 106, элемент задержки 107, элемент И 108, элемент задержки 109, элемент И 110, элемент задержки 111 элемент И 12, элемент задержки 113, элемент задержки 114, канал 115, соединяющий Выхоц элемента ИЛИ 105 с входом элемента задержки 106, канал 116, соединяющий выход элемента задержки 106 с входом элемента задержки 10, канал 117, соединяющий выход элемента за" цержки 107 с первым входом элемента И 108, канал 118, соединяющий выходэлемент И 08 с входом элемента задержки 109, канал 119, соединяющий выход элемент задержки 10 Э с первым входом элемент И 1 О, канал 120, соединяющий выход элемента задержки 103 с первым входом элемента И 12, канал 121, соединяющий выход элемента И 110 с входом элемента задержки 11, канал 122, соединяющий выход элемента задержки 111 с первым вхо" 1 О дом элемента ИЛИ 05 канал 123, соединяющий выход элемента И 112 с входом элемента задержки 113, канал 124, соединяющий выход элемента задержки 113, с входом элемента задержки 15 114, канал 125, соединяющий выход элемента задержки 114 с третьим входом элемента ИЛИ 05.Блок управления 5 содержит усилители-формирователи 126 и 134, элементы задержки 127, 129 и 131, элемент ИЛИ 128, элементы И 130, 132 и 133, канал 135, соединяющий выход усилителя 26, с входом элемента задержки 127, канал 136, соединяющий р 5 выход элемента задержки 127 со вторым входом элемента ИЛИ 128, канал 137, соединяющий выход элемента ИЛИ 128 с входом элемента задержки 129, каналы 138, 139 и 140, соединяющие выход элемента зацержки 129 соответственно со вторыми входами элементов И 30, 132 и 134, канал 41, соединяющий выход элемента И 130 с входом элемента задержки 131, ка нал 142, соединяющий выход элемента задержки 131 с первым входом элемента ИЛИ 128, канал 143, соединяющий выход элемента И 143 с третьим входом элемента ИЛИ 128. В исходном состоянии в регистре множителя 4 находится К-ичный код множителя, В ре - гистре множимого 3 - 1-ичный код множимого. Регистр произведения 1, сумматор 2, счетчик тактов 9 установленыв45 нулевое состояние сигналами, поступающими с блока управления 5 по каналам 23, 22 и 25 соответственно. Под действием управляющего сигнала, поступающего с блока управления 5 по каналу 28 в реверсивный счетчик 8 записы 50 вается число и.Работа устройства для умножения начинается с момента поступления управляющего сигнала по каналу 37 устройства. В качестве такого сигнала может быть использован, например, управляющий сигнал, формируемый в цен. тральном устройстве управления арифметического устройства, в котором применяется в качестве отдельного функционального блока предлагаемое устройство. управляющий сигнал, приходящий по.входному каналу 37, запускает в работу блок управления 5.Процесс умножения двух и"разрядных чисел, представленных 1"ичными кодами в избыточной (г, М) - системе счисления, ь общем случае состоит из собственно операции умножения этих чисел и коррекции результата, связанной с выполнением операции информационной разгрузки. Собственно операци,с умножения выполняется за и циклов, В каждом очередном цикле множимое умножается на соответствующий 1-й (1=1,2п) разряд множителя, Цикл реализуется за + тактов, где 1 - цифра разряда множителя с номеромВ первом такте каждого цикла из блока управления 5 по каналу 21 на узел 6 подается управляющий сигнал. Под действием этого сигнала значение последнего разряда регистра множителя 4 по каналу 36 через узел 6 подается на схему сравнения количества тактов 10, На второй вход схемы 10 по каналу 17 подается значение кода, хранящегося в счетчике тактов 9. Если коды не совпадают, то на выходе схемы сравнения 10 появляется сигнал, который по каналам 5 и 19 поступает на управЛяющие входы регистров множимого 3 и произведения 1 соответственно. Под действием этого сигнала из регистров 3 ипо каналам 14 и 2 соответственно на сумматор 2 подаются коды множимого и частичного произведения. Результат суммирования с выхода сумматора 2 по каналу 13 передается в регистр произведения 1, Одновременно с поступлением сигналов на регистры 3 и 1 сигнал с выхода схемы сравнения количества тактов 10 поступает также по каналу 20 на первый вход блока управления 5. Под действием этого сигнала в блоке 5 формируется управляющий сигнал, поступающий по каналу 26 на счетчик тактов 9 и увеличивающий его значение на единицу. В случае, когда коды не совпадают, на этом выполнение первого такта заканчивается. Операции, аналогичные операциям при реализации первого такта, продолжаются до тех Пор, по ка не совпадут коды, поступающие с выходов узла 6 и счетчика 9 навходы схемы сравнения количестватактов 10, т.е столько раз чемуравно значение 1; очередной цифрымножителя, . тактов очередного цик"ла одинаковы. 1+1 такт цикла выпол"няется, когда коды, поступающие навходы схемы сравнения 10, совпадают.Если значение очередной цифры множителя равно нулю, то выполняется,только этот такт. В этом случае совторого выхода схемы сравнения 10по каналам 18, 35, 34 и 33 на входы счетчика тактов 9, регистрови 1, а также реверсивного счетчикациклов 8 соответственно, поступаетуправляющий сигнал. Под действиемэтого сигнала счетчик 9 устанавливается в состояние нуль, содержимоерегистра множителя 4 и регистрапроизведения 1 сдвигается на одинразряд вправо, значение реверсивного счетчика циклов 8 уменьшаетсяна единицу. На этом выполнение 1-го(1=1,2. и) цикла собственно операции умножения заканчивается, Привыполнении циклов с номерами 1-п"1)значение счетчика 8 не становится .равным нулю после их окончания. Вэтом случае с первого выхода счетчика 8 по каналу 29 в блок управления 5 поступает сигнал, под действием которого выполняется :ледующий цикл собственно операции умножения, После окончания последнегоп-го цикла собственно операции умножения значение счетчика 8 становится равным нулю. В этом же случаесо второго выхода счетчика 8 по каналу 30 в блок управления 5 поступает сигнал, в ответ на который блокуправления выдает управляющий сигнал по каналу 24. Под действием этого сигнала код регистра произведения 1, где находится результат собственно умножения по каналу 11, передается в блок информационной разгрузки. Одновременно с передачейсигнала по каналу 30, с третьего выхода реверсивного счетчика циклов 8по каналу 31 в блок информационнойразгрузки 7 поступает сигнал, инициирующий начало коррекции кода собственно умножения,В блоке информационной разгрузки 7 код результата собственно умноже" ния аналиэиуется с целью установления соответствия Формы представ- ления результата и Формы представпекин чисел с фиксированной запятойв позиционной избыточной (г, Е)системе счисления. Соответствие заключается в наличии п 4 нулей междуположением запятой и первым значащимразрядом результата, Если соответствие устанавливается, операция информационной разгрузки над результатомсобственно умножения не выполняется.Сигнал сортветствия из блока 7 поканалу 32 поступает на блок 5 и свидетельствует о з авершении операцииумножения, Результат умножениядвух чисел находится в регистрепроизведения 1. Если же соответствиене устанавливается, то в блоке ин-Формационной разгрузки 7 над резуль.татом собственно умножения осуществляется операция информационнойразгрузки, пока результат не станетсоответствовать Форме представления чисел с фиксированной запятойв позиционной избыточной г, 1)системе счисления. Скорректированныйрезультат умножения с блока информационной разгрузки 7 по каналу 27 поступает в регистр произведения 1.Одновременно с блока информационнойразгрузки 7 по кан"лу 32 в блок управления 5 поступает сигнал об окончании операции умножения. Блок инФормационной разгрузки 7 работает так:В исходном состсянии в регистре информационной разгрузки 4 б находитсякод результата выполнения собственно операции умножения, Реверсивныйсчетчик 42 и накапливаюддй однораз -рядньпз сумматор по модулю с 43 находится в нулевом состоянии. В реверсивный счетчик номера разрядовинформационной разгрузки 41 занесенкоц ". По первому сигналу Управляющему, поступающему с у=ла местного управления 39 по каналу 53 на схему сравнения 45, происходит сравнение старших разрядов регистра 4 б, поступающих на схему сравнения 45 по каналу 71, с кодом нуля, поступающего на схему сравнения 45 по каналу 74, Если 0 старших разрядов имеют нулевые значения, то с первого выхода схемы сравнения 45 по каналу 73 на регистр 4 б пост; пает сигнал, под действием которого код с регистра 4 б по каналу 27 передается в регистр произведения 1, Этот код и является окончательным кодом результата выпол 17 92070540 нелия операции умножения. Одловременно с сигналом, передаваемым по каналу 73. по каналу 32 поступает сигнал в блок управления 5 и свидетель-. ствует об окончании операции умножения. Если же п 1 старших разрядов не равны нулю то в этом случае со второго выхода схемы сравнения 45 в узел местного управления 39 по каналу 75 поступает сигнал о неравен- О стве кодов поступающих на входы схемы сравнения 45. По этому сигналу из узла местного управления 39 по каналу 52 выдается управляющий сигнал, разрешающий перецачу "го и35 (+1)-го разряцов регистра 46 через первый коммчтатор 47 в реверсивный счетчик 42 и накапливающий сумматор 43. Номер "го разряда определяется кодом, хранящимся в счетчике 41., Поскольку информационная разгрузка начинается с первого и второго разрядов,то начальное значение счетчика 41 равно единице. Значение счетчика 41 по каналу 59 посту. 5 пает на коммутатор 47, разряд регистра 46 с номером ; через коммутатор 47 по каналу 69 поступает в реверсивный счетчик 42, а разряд с номером +1 через коммутатор 47 по каналу 70 поступает в сумматор 43, Значение разрядов с номерами+1, хранящиеся в счетчике 42 и сумматоре 43 соответственно, анализируются в устройстве анализа 40. При этом для работы блока информа 35 ционной разгрузки существенное значение имеют два случая: значение разряда с номером ь равно нулю, либо значение разряда с номером +1 превышает значение 1-1-г, значение разряда с номеромне равно нулю. а значение разряда с номером +1 не превышает значение 1-1-г. В первом случае дальнейшая работа блока45 информационной разгрузки состоит в следующем. Сигнал с первого выхода узла анализа 40 по каналу 55 поступает на первый вход узла местного управления 39. Под действием этого сигнала в узле местного управления50 39 формируется сигнал, который по каналу 50 поступает на управляющий вход узла анализа 40. В узле 40 Формируется сигнал, поступающий по каналу 56 на первый вход счетчика 41 и увеличивающий его значение на единицу, На этом такт работы блока информационной разгрузки заканчивает" ся. Увеличение содержимого счетчика41 на единицу означает, что в следующем такте работы блока информационной разгрузки анализируются значефния разрядов регистра 46 со сдвигом вправо на единицу. Во второмслучае дальнейшая работа блока информационной разгрузки зависит, вопервых от значения кода, хранящегося в счетчике 41, Именно если в этомсчетчике записан код единицы, то вблоке реализуется операция информационной разгрузки. Если же код всчетчике 41 отличен от кода единицы, то в этом случае работа блокаинформационной разгрузки определяется еще соотношением между значением 1-го разряда и величиной с-г.При их равенстве значение счетчика41 уменьшается на единицу и работас очередными разрядами регистра инФормационной разгрузки заканчивается. Если этн значения не равно, тонад разрядами с номерамии +1выполняется информационная разгрузка.Информационная разгрузка выполняется так, Из узла анализа 40 по каналу54 на второй вход узла местного управления 39 поступает сигнал началаразгрузки. По действием этого сигнала в узле 39 вырабатывается два последовательно формируемых управляющих сигнала. Первый управляющий сиг"нал по каналам 61 и 51 поступаетна вторые входы реверсивного счетчика 42 и схемы И 44 соответственно,По действием этого сигнала в реверсивном счетчике 42 и накапливающемсумматоре 43 выполняется операцияинформационной разгрузки по формуле(данном случае означает одновременность); г - основание используемой позиционной избыточной (г, М)системы счисления. Значение г навход сумматора 43 подается по каналу 62 с выхода узла 44. Второй управляющий сигнал по каналу 49 поступает на второй коммутатор 48. Поддействием этого сигнала вновь полученные значения 1-го и (+1)-го раэ"рядов иэ счетчика 42 и сумматорв 43по каналам 67 и 63 соответственночерез коммутатор 48 передаются поканалу 68 в регистр информационнойразгрузки 46. На этом очередной тактработы блока информационной раэгрч"