Устройство для моделирования дискретного радиоканала

Союз СоветскикСоциалистическиРеспублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ .СВИДЕТЕЛЬСТВУ ц 962999(Ь 06 (3 7/48 с присоединением заявки РЙ 3 ЪфудеретеанныН кемнтет СССР па дели звбретеннй,н открвтнй(72) Авторы изобретения А, И. Волков, В,.М, Гуськов и В, С, Котов 1) Заявитель 54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ДИСКРЕТНОГО РАДИОКАНАЛА ф Изобретение относится к аппаратурнымсредствам электронного моделированиядискретных радиоканалов связи и . можетбыть использовано для решения задач исследования помехоустойчивости и повыше 5ния достоварности приема дискретной информации, а также при лабораторных испытаниях каналообразующей аппаратуры вусловиях, приближающихся к реальным.Известен имитатор искажений двоич.ных сигналов, содержащий источник двоичных сигналов, приемный сдвиговый регистр, синхронизатор, схему управленияформированием пакета, схему управлениярегистром уровня искажений, счетчик-ре-,гистр длины пакета, коммутатор, региструровня искажений, логические схемы, датчик случайных чисел, приемник двоичныхсигналов, схему формирования потока ис-кажений 1 ). 20Данное устройство позволяет имитирЬвать поток ошибок при приеме двоичногосигнала путем наложения на исходный сигнал импульсов с формирователя потока искажений, управляемого датчиком случайных чисел. Использование в данномимитаторе дискретных элементов позволяет достигать хорошую воспроиэводимостьрезультатов статических испытаний и независимость их от внешних условий. Однако функции данного имитатора ограничены, так как он не позволяет модели-ровать такие вторичные характеристикидискретных сигналов на приемном концекак временные искажения фронтов элементарных посылок,Известно также устройство для моделирования распределения временных искажений, содержащее тактовый генератор,генератор псевдослучайной последовательности, кольцевой регистр, линии задержки,блок задания начальных условий и остановки, элементы И, формирователь нислоимпульсной .гистограммы распределенияэлемент ИЛИ и формирователь импульсов.В данном устройстве закон распределениявременных искажений фронтов кодовых посылок задается с помощью формировате9 20группы блока управления, входы второйгруппы которого соединены с разряднымивыходами первого дополнительного регистнительного регистра хранения, выход пер 10 19 96299первого и второго дискретных элементовзадержки, тактовые входы которых соединены с выходом управляемого делителя частоты, выходы первого и второгора хранения, а входы третьей группы блодискретных элементов задержки подключе ка управления подключены соответственны к нулевому и единичному входам триг- но к разрядным выходам второго дополгера, единичный выход которого являетсявыходом устройства выход элемента ИЛИ вого делителя частоты соединен с входом соединен с входами считывания блоков генератора псевдослучайной последователь- сравнения группы, входы первой группы ности, выход третьего делителя частоты входов которых подключены к разрядным подключен к первому входу третьего выходам генератора псевдослучайной по- элемента И, второй вход которого соедиследовательности, входы второй группы нен с вторым выходом блока выбора певходов первого и последнего блоков срав- реключения, а выход - с вторым входом ненни группы соединены с входами мини второго элемента И и с первым входом мапьного и максимального первого и по- четвертого элемента И, второй вход кото- следцего логических коммутаторов груп- рого подключен к выходу третьего элены соответственно, группа выходов л -го ,мента НЕ, третий вход четвертого элереверсивного счетчика группы (3 =1,мента И соединен с третьим выходом блотт) подключена к входам второй груп ка выбора перехода, суммирующий вход пы .т -го блока сравнения группы к вхо- дополнительного реверсивного счетчика дам первой группы входов И+1)-го бло- . подключен к выходу второго элемента И, ка сравнения и к входам первой группы а вычитаюший вход - к выходу четвертологических коммутаторов группы, входы го элемента И, выход четвертого делите- второй группы т -х логических коммута ля частоты соединен с входом датчика торов группы Я=1,И) соединены с псевдослучайных интервалов.выходами соответствующего регистра хра, Устройство по и, 1, о т л и ч а - пения группы, входы третьей группы ло- ю ш, е е с я тем, что блок управления гических коммутаторов группы подключе- содержит два блока сравнения и два тригны соответственно к входам констант уст-З 0 гера, выходы которых являются соответройства, тактовые входы логических ком- ственно первым и вторым выходами бпомутаторов группы соединены с выходом ка, а тактовые входы - тактовым входом первого элемента И, первый вход которо- блока управления, причем счетные входы го подключен к выходу второго делителя триггеров соединены соответственно с вычастоты а второй вход - к первому выхо- ходами Первого и второго блоков сравне 35ду блока выбора перехода, управляющие ния, входы первой группы которых являют- входы логических коммутаторов группы ся входами первой группы блока управлесоединены с выходом датчика псевдоолу- ния, а входы второй группы первого бпочайных интервалов, первым входом второ- ка сравнения являются входами второй Го элемента И, входом второго элемента группы блока управления, входы второй НЕ, первый выход логических коммута- группы второго блока сравнения - входа- торов группы соединен с суммирующим ми третьей группы блока управления.входом соответствующего реверсивного 3, Устройство по и. 1, о т л и ч а- счетчика группы, а второй выход с его ю ш е е с я тем что логический комвычитаюшим входом, третьи выходы ло- мутатор содержит блок элементов НЕ, гических коммутаторов подключены сост- два сумматора, два блока сравнения, три ветственно к входам общего элемента И, элемента НЕ элемент ИЛИ, три элеменвыход которого соединен с первым вхо- та И, выход переполнения первого сумдом блока выбора перехода, второй и тре- матора через первый элемент НЕ, а вытий входы которого подключены соответ- ход переполнения второго сумматора не 50ственно к первому и второму выходам посредственно соединены соответственно блока управления, тактовый вход которо- с первым и вторым входами первого элего соединен с тактовым входом устройст- мента И, выход которого подключен к ва непосредственно, а через второй эле- первым входам второго элемента Ии элемент НЕ - с входами четырех делителей мента ИЛИ, второй вход которого соедичастоты и входом управляемого делителя нен с выходом первого блока сравнения,55частоты, группа управляющих входов ко- а выход - с первым входом третьего элеторого подключена к разрядным выходам мента И, выход второго блока сравнения реверсивного счетчика и к входам первой через второй элемент НЕ подключен квторому входу третьего эпемента И, второй вход второго элемента И и третий вход третьего элемента И соединен соответственно со входом и выходом третьего элемента НЕ, первые входы обоих сумматоров, подкпючены к соответствующим выходам бпока эпементов НЕ, входы которого, являющиеся первой группой входов логического коммутатора, соединены с входами первой группы блоков сравнения, 1 О входы второй группы второго сумматора, явпяющиеся входами второй группы погического коммутатора, подключены соответственно . к входам второй группы первого блока сравнения, входы второй груп пы первого сумматора, соединены с входами второй группы второго бпока сравнения, вход третьего инвертора является управляющим входом логического коммутатора, тактовым входом которого явпя ется третий вход второго эпемента И, сое диненный с четвертым входом третьего элемента И, выходы второго и третьего эпементов И являются соответственно пер вым и вторым выходами логического комз мутатора, третьим выходом которого является выход второго блока сравнения.4, Устройство по и. 1, о т и и ч а ю щ е е с я тем, что бпок выбора пере- хода содержит два узла выдепения перед- Зр него фронта , состоящих из поспедоватепь 9922но соединенных дифференцирующей цепи игенератора импупьсов, элемент ИЛИ, двухтактный ЗК -триггер и элемент НЕ, входдифференцирующей цепи первого узла выделения переднего фронта соединен с 3 входом триггера, явпяющимся первым входом бпока, а ) -вход триггера, явпяющийся вторым входом блока, соединен свходом лифференцируюшей цели второгоузла выделения переднего фронта, подключенного выходом генератора импупьсов кпервому входу элемента ИЛИ, второй входкоторого соединен с выходом генератораимпупьсов, первого узла выдепения переднего фронта, а выход эпемента ИЛИподключен к тактовому входу триггера,инверсный выход которого является первым, а прямой - вторым выходами бпокавход эпемента НЕ явпяется третьим входом, а его выход - третьим выходом бпока,Источники информации,принятые вр вниалние при экспертизе 1, Авторское свидетепьство СССР264772, кл, И 06 Р 1/00 1968,2, Авторское свидетельство СССР409241, кл. Я 06 б 7/48, 1971,3, Авторское свидетельство СССР455351, кп. Й 06 0 7/48, 1973/72 - Тираж 731 -Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Ж, Раушская набд, 4/группы (К, И) соединены с вторымивходами 2 (К)-го и (2 К)-го эпемен 3 М 299ля чиспо-импульсной гистограммы, сигна.пы с выхода которого через эпементы И,ИЛИ и линии задержки объединяются спсевдосцучайной поспедоватепьностью импупьсов, из которых затем формируютсявыходные импупьсы. Таким образом, псевдослучайное временное искажение фронтакодовой посылки в текущий момент времени формируется путем задержки этогофронта на веаичину, задаваемую с помо Ошью датчика псевдослучайных последовательностей, Однако данное устройствопозволяет модепировать временные искажения фронтов не произвопьного дискретного сигнапа, а только стандарнтых импупьсов с дпитепьностью равной дпитепьности эпементарной посылки. Кроме того,отсутствует возможность изменения закона распредепения временных искаженийфронтов в процессе моделирования, т.е, имитации замираний в радиоканапе 11,Наиболее близким к предлагаемому является устройство дпя модепированиятракта передачи цифровых сигналов, содержащее генератор псевдоспучайных по-, 25спедовательностей, блоки формированияшумовых напряжений, блок фаэоимпупьсной модуляции, входной каскад, схему считывания, буферный накопитель, блок добавления-исключения импупьсов, элемен- З 0ты И, бпок формирования скорости подстройки, генератор сетки частот, эпементНЕ, датчик псевдослучайных интервапов 1.3Известное устройство формирует дискретный сигнал, в котором помимо искажений переднего и заднего фронтов присутствует характерное для радиоканаповкачания групп фронтов посыпок,. имеюшиеместо иэ-аа изменения времени распространения сигнала в канале связи-замираний, Однако в известном устройстве текушее значение .искажения фронтов задается с помощью бпоков шумовых напряжений, формирующих анапоговый сигнал,что снижает стабильность моделируемыхстатистических параметров и, как следствие,воспроиэводимость реэупьтатов моделирования, Кроме того, в известномустройстве отсутствует воэможность непосредственного задания плотности веро 50ятности распредепения временных искажений фронтов, что сужает кпасс задач, решаемых с помощью данного устройства.Бель изобретения - повышение достоверности модепирования,Поставленная цель достигается тем,что в устройство для моделирования дискретного радиоканала, содержащее генератор псевдослучайной последоватепьности, . управляемый делитель, эпементы И, элемент НЕ, датчик псевдоспучайных интервапов и входной каскад, состоящий иэ двух Д-триггеров, двух элементов И,пря мой выход первого )-триггера соединен с Э-входом второго . Р-триггера и первым входом первого элемента И, инверсный выход первого 1) -триггера подкпючен к первому входу второго эпемента И, прямой выход второго 3) -триггера подкпючен к второму входу второго эпемента И, а инверсный выход второго Ъ- триггера соединен с вторым входом первого эпемента И, вход первого Э -триг- Ггера является информационным входом устройства, объединенные тактовые входы Э-триггеров и третьи входы эпемен тов И соединены с тактовым входом устройства, дополнитепьно введены эпемент ИЛИ, второй и третий элементы НЕ, четыре делитепя, группу блоков сравнения, группу логических коммутаторов, группу реверсивных счетчиков, группу регистров хранения, общий элемент И, две группы элементов И, блок выбора перехода, первый и второй дополнительные регистры хранения, бпок управпения, допопнитепьИый реверсивный счетчик два дискретных элемента задержки и триггер, причем выход первого элемента И входного каскада соединен с первым входом элемента ИЛИ и с первыми входами э пементов И первой группы, вторые входы первых элементов И первой и второй группы подключены к выходу первого блока сравнения группы выходы К -го блока сравнения тов И первой и второй групп, выход второго элемента И входного каска-" да подключен к первым входам элементов И второй группы и к второму входу эпемента ИЛИ, третьи входы -х (-2, , 2 1) элементов И первой группы непосредственно, а третьи входы К -х элементов И второй группы через первый элемент НЕ соединенны с выходом генератора псевдослучайной последоватепьности, вход которого подключен к выходу первого депитепя частоты, выходы первыхэлементов И первой и второй групп подключены к И-м .входам первого и второго дискретных эпементов задержки соответственно, выходы (2 М+1) элементов И М=1, , и -1) первой и второй группы . соединены соответственно с (И+М)-м вхсдом первого и второго дискретных элементов задержки, выходы 21 х эпементовИ (Ь =1 И ф 1) первой и второй группподкпючены соответсвенно к (И - Ь )-м5 9629 входам первого и второго дискретных эпементов задержки, тактовые входы которых соединены с выходом управляемого депителя частоты, выходы первого и второго дискретных эпементов задержки подкпючены к нулевому и единичному входам триггера, единичный выход которого является выходом устройства, выход эпемента ИЛИ соединен с входами считывания блоков сравнения группы, входы пер вой группы входов которых подключены к разрядным выходам генератора псевдослучайной поспедоватепьности, входы второй группы входов первого и последнего блоков сравнения группы соединены с 15 входами минимального и максимального чиспа первого и последнего логических коммутаторов группы соответственно, группа выходов )-го реверсивного счетчика группы (. =- 1,0+1 ) подкпючена к 20 входам второй группы-го блока сравнения группы, к входам первой группы (+1 )-го бпока сравнения группы и к входам первой группы входов погическпх коммутаторов группы, входы второй группы 25 1 -х логических коммутаторов группы (1 = =1и -2) соединены с выходами соответствуюшего регистра хранения группы, входы третьей группы погических коммутаторов группы подкп.ючены соответствен- ЗО но к входам констант устройства, тактовые входы логических коммутаторов группы соединены с выходом первого эпемента И, первый вход которого подкпючен к выходу второго делитепя частоты, а второй вход - к первому выходу блока выбора перехода, управпяюшие входы погических коммутаторов группы соединены с выходом датчика псевдоспучайных интервалов, первым входом второго эпемента И, входом второго эпемента НЕ, первый выход логических коммутаторов группы соединен с суммирующим входом соответствуюшего реверсивного счетчика группы, а второй выход - с его вычитаюшим вхо 45 дом, третьи выходы погических коммута- . торов подкпючены соответственно к вхо. дам общего элемента И, выход которого соединен с первым входом блока выбора перехода второй и третий входы которого под50 кпючены соответственно к первому и второму выходам блока управпения, тактовый вход которого соединен с тактовым входом устройства непосредственно, а через второй элемент НЕ - с входами четы 55 рех делитепей частоты и входом управляемого делителя частоты, группа управдяюших входов которого подкпючена к разрядным выходам реверсивного счетчика и 09 6к входам первой группы входов блока управпения, входы второй группы которогосоединены с разрядными выходами первого допопнитепьного регистра хранения, авходы третьей группы бпока управпенияподключены соответственно к разряднымвыходам второго допопнитепьного регистра хранения, выход первого депитепя частоты соединен с входом генераторапсевдослучайной поспедоватепьности, выход третьего депитепя частоты подкпючен к первому входу третьего эпементаИ, второй вход которого соединен с вторым выходом блока выбора перекпючения а выход - с вторым входом второгоэлемента И и с первым входом четвертого эпемента И второй вход которого подключен к выходу третьего эпемента НЕ,третий вход четвертого эпемента 1 соединен с третьим выходом бпока выбораперехода, суммируюший вход допопнцтепьного реверсивного счетчика подключен квыходу второго элемента И, а вычитаюший вход - к выходу четвертого эпемента 1, выход четвертого делитепя частоты соединен с входом датчика псевдоспучайных интервалов,Причем блок управпения содержит двабпока сравнения и два триггера, выходыкоторых являются соответственно первыми вторым выходами блока, а тактовыевходы - тактовым входом блока управпения, причем счетные входы триггеровсоединены соответственно с выходамипервого и второго бдоков сравнения,входы первой группы которых явпяются входами первой группы бпока управления, авходы второй группы первого бпока сравнения явпяются входами второй группыблока управпения, входы второй группывторого блока сравнения - входами третьей группы блока управпения.Кроме того логический коммутаторсодержит блок элементов НЕ, два сумматора, два блока сравнения, три эпементаНЕ, эпемент ИЛИ, три элемента И, выход переполнения первого сумматора через первый эпемент НЕ, а выход пере-,попнения второго сумматора непосредственно соединены соответственно с первыми вторым входами первого эпемента И,выход которого подкпючен к первым входам второго элемента И и эпемента ИЛИ,второй вход которого соединен с выходомпервого бпока сравнения, а выход - спервым входом третьего элемента И, выход второго блоха сравнения через второй эпемент НЕ подкпючен к второму входу третьего эпемента И,второй вход вто7 9629 рого эпемента И и третий вход третьего элемента И соединены соответственно с входом и выходом третьего эпемента НЕ, первые входы обоих сумматоров подключены к соответствующим выхо дам блока элементов НЕ, входы которого являющиеся первой группой входов погического коммутатора, соединены с входами первой группы блоков сравнения, входы второй группы второго сумматора, яв ляющиеся входами второй группы логического коммутатора подкпючены соотг ветственно к входам второй .группы первого сумматора, соединены с входами второй группы второго блока сравнения, 15 вход третьего элемента НЕ является управ пяющим входом логического комму та тора, тактовым входом которого явцяется третий вход второго элемента И соединенный с четвертым входом 20 третьего элемента И, выходы второго и третьего элементов И являются соответственно первым и вторым выходами логического коммутатора, третьим выходом которого явпяется выход второго блока 25 сравнения.Блок выбора перехода содержит два узла выделения переднего фронта, состоящих из последовательно соединенных дифференцирующей цепи и генератора импупьсов элемент ИЛИ двухтактный й -триг гер и эпемент НЕ, вход дифференцирующей цепи первого узла выделения переднего фронта соединен с Э -входом триггера, являющимся первым входом блока, а К-вход триггера, явпяюшийся вторым входом бпока, соединенс входом дифференцирующей цепи второго узна выделения переднего фронта, подкпюченного вы.ходом генератора импульсов к первому .входу элемента ИЛИ, второй вход которого соединен с выходом генератора импупьсов первого узла выдепения переднего фронта, а выход эпемента ИЛИ подкпючен к тактовому входу триггера, инверс 45 ный выход которого является первым а прямой - вторым выходами блока, вход элемента НЕ является третьим входом, а его выход - третьим выходом бпока. На фиг. 1 представлена блок-схема50 предлагаемого устройства; на фиг, 2,а- функциональная схема входного каскада;на фиг. 2,б - временные диаграммы, иллюстрирующие его работу; на фиг, 3- функциональная схема .логического ком мутатора; на фиг. 4,а - функционапьная схема блока выбора перехода; на фиг,4,бвременные диаграммы его работы; на 99 8фиг. 5 - функциональная схема бпока управления,Устройство содержит входной каскад 1, генератор 2 псевдослучайной поспедоватепьности, управпяемый депитепь3, первую группу эпементов И 4, первыйэлемент НЕ 5, датчик 6 псевдослучайных интервалов элемент ИЛИ 7, второйи третий элементы НЕ 8 и 9, четыре депитепя 10-13, группу блоков.14 сравнения, первый 14 и последний 14 из которых имеют соответственно входы минимапьного 15 и максимапьного 16 чисел, группу погических коммутаторов17 с входами констант 18, группу реверсивных счетчиков 19, группу регистров20.хранения, общий эпемент И 21, четыре элемента И 22-25, бпок 26 выбораперехода, первый и второй допопнитепьные регистры 27 и 28 хранения, блок 29управпения, реверсивный счетчик 30, дискретные эпементы 31 и 32 задержки,триггер 33 и вторую группу эпементовИ 34,Входной каскад 1 содержит два 3 -триггера 35 и 36 и два эпемента И 37и 38, причем прямой выход первого триггера 35 соединен с 3-входом второготриггера 36 и первым входом первогоэпемента И 37, инверсный выход триггера 35 соединен с первым входом второго элемента И 38 прямой выход второго триггера 36 подкпючен к второмувходу второго эпемента И 38, а инверсный выход второго триггера 36.соединен с вторым входом первого элементаИ 37, Э-вход первого триггера 35 является информационным входом входногокаскада 1, соединенные между собой тактовые входы триггеров 35 и 36 и третьи входы элементов И 36 и 38 являются тактовым входом входного каскада 1,а его выходами являются выходы эпементов И,Логический коммутатор 17 содержитблок 39 элементов НЕ, сумматоры 40и 41, бпоки 42 и 43 сравнения, элементы НЕ 44-46, элемент ИЛИ 47, элементы И 48-50, выход переполнения первого сумматора 40 через первый эпементНЕ 44, а выход переполнения второгосумматора 41 непосредственно соединенысоответственно с первым и вторым входами первого элемента И 48 выход которого подключен к первым входам второгоэлемента И 49 и эпемента ИЛИ 47, второй вход которого соединен с выходомпервого блока 43 сравнения, а выход -с первым входом третьего эпемента И 509 9629 выход второго блока 42 сравнения через второй элемент НЕ подключены к второму входу третьего элемента И 50, второй вход второго элемента И 49 и третий вход третьего эпемента И 50 соединены соот ветственно с входом и выходом третьего элемента НЕ 46, первые входы обоих сумматоров подкшочены к соответствуюшим выходам блока 39 эпементов НЕ, входы которого, являющиеся первой груп- О пой входов логического коммутатора 17, соединены с входами первой грпуппы бпо. ков 42 и 43 сравнения входов второй группы второго сумматора 44, являющиеся входами второй группы логического 15 коммутатора 17, подкпючены соответственно к входам второй группы первого блока 43 сравнения, входы 18 второй группы первого сумматора 40 соединены с входом второй группы второго блока 42 20 сравнения, вход третьего эпемента НЕ 46 является управпяюшим входом погического коммутатора 17, тактовым входом которого явпяется третий вход второго эпе- мента И 42, соединенный с четвертым 25 входом третьего элемента И 50, причем выходы второго и третьего элементов И 49 и 50 являются соответственно первым и вторым выходами логического коммутатора 17, третьим выходом которого явпя-рр ется выход второго бпока 42 сравнения,Блок 26 выбора. перехода содержит узлы 51 и 52 выделения переднего фронта эпемент ИЛИ 53, двухтактный ДК- триггер 54, элемент НЕ 55, вход первого узпа 51 выдепения переднего фронта соединен с входом триггера 54, явпяюшегося первым входом блока 26, а К вход триггера 54 явпяюшийся вторым входом бпока 26, соединен с входом второго узпа 52 выдепения фронта, подкпюченного выходом к первому входу эпемента ИЛИ 53., второй вход которого соединен с выходом первого узпа 51 выдепения переднего фронта, а выход :.цемента ИЛИ подкпючен к тактовому входу триггера 54, инверсный выход которого является первым, а прямой - вторым выходами бпока 26, при этом вход эпемента НЕ 55 явпяется третьим входом, а его выход - третьим выходом бпока 26,ЮБлок 29 управпения содержит бпоки 56 и 57 сравнения и триггеры 58 и 59, выходы которых явпяются соответственно первым и вторым выходами бпока, а тактовые входы - тактовым входом блока управления, причем счетные входы триггеров 58 и 59 соединены соответственнос выходами первого и второго бпоков 56 10и 57 сравнения, входы первой группыблока 29, входы второй группы первогоблока 56 сравнения явпяются входамивторой группы бпока управпения, а входывторой группы второго бпока сравнения -входами третьей группы бпока управпения,Принцип работы бпока управпения ясно закпючается в том, что при неравенстве кода чисел в блоках 56 ипи 57 сравнения на соответствующих выходах блока управления присутствует логический ноль. Триггеры 58 и 59 необходимы дпя привязки фронта сигнапа на выходах блока 29 по фазе к тактовым импульсам.Первый выход входного каскада 1 соединен с первым входом эпемента ИЛИ 7и с первыми входами соответствующих элементов И 4, первой группы, вторые входы эпементов И 4 и 34 соединены с выходами соответствующих бпоков 14 сравнения, а выходы - с соответствую- шими входами дискретного эпемента 31 задержки, подкпюченного выходом к нуперому входу триггера 33, второй вы-,: од входного каскада 1 соединен с вторым входом эпемента ИЛИ 7, подкпюченного выходом к входам считывания бпоков 14 сравнения группы и с первыми входами эпементов И 34 второй группы, а выходы которых соединены с соответствующими входами дискретного эпемента 32 задержки, подкпюченного выходом к единичному входу триггера 33Тактовый вход входного каскада 1 соединен с тактовым входом бпока 29 управпения непосредственно и через эпемент НЕ 5 -с входами депитепей 10-13. Выход депитепя 10 подкпючен к тактовому входу генератора 2 псевдоспучайной поспедоватепь ности, выходы соответствующих разрядовкоторого соединены с первыми входамибпоков 14 сравнения. Выходы депитепей11 и 12 подкпючены к первым входамсоответственно элементов И 22 и 23, вторые входы которых соединены соответственно с первым и вторым выходамибпока 26 выбора перехода а выходы -соответственно с тактовыми входами погических коммутаторов 17 и первымивходами элементов И 24 и 25, пойкпюченных выходами к вычитаюшему и суммирующему входам реверсивного счетчика 30 соответственно. Выход депитепя 13 соединен с тактовым входом генера- тора 6 псевдоспучайных интервапов, выход которого через эпемент НЕ 8 подкпючен к второму входу эпемента И 25 и непосредственно - к второму входу эпе 11 9629мента И 24 и к управпяюшему входу логических коммутаторов 17., первый и второй выходы которых соединены соответственно с суммирующими и вычитаюшимивходами соответствующих реверсивныхсчетчиков 19, а третьи выходы - с соответствующими входами общего элемента И 21, выход которого соединен с первым входом бпока 26 выбора перехода,второй и третий входы которого соединены соответственно с первым и вторымвыходами блока 29 управпения, подключенного первыми, вторыми и третьими входами соответственно к выходамразрядов регистров хранения 27 и 28 и реверсивного счетчика 30, выходы разрядовкоторого соединены также с управпяюшимивходами управляемого делителя 3, подключенного входом к выходу эпементов НЕ 5, авыходом - к тактовым входам дискретныхэлементов 3 1 и 32 задержки. Выходы разрядов реверсивных счетчиков 19 соединеныс первыми .входами соответствующих погцческнх коммутаторов 17 а также свторыми и третьими входами соответ- аствуюших блоков 14 сравнения, Вторыевходы всех логических коммутаторов 17,кроме последнего 1711 , соединены свыходамн разрядов соответствующих регистров хранения 20, а вторые входы по-зрследнего логического коммутатора 17соединены с входами максимального числа 16 цоследнего бпока 14 сравнения,Выход генератора псевдоспучайной последовательности 2 непосредстВенно и через зэлемент НЕ 9 соединен с третьими входами соответствующих эпементов И 4,Третий выход блока выбора перехода 26соединен с третьим входом элементом И25, Выходом устройства является выходтриггера 33,Устройство моделирования дискретного радиоканала работает следующим образом.На входах 17 -го логического комму 45татора устанавпивают в параппепьном ко 1 ф-де двоичное чиспо К- Й.=") где й -разрядность двоичного числа, подаваемого в параппельном коде на первые входыблоков 14 сравнения с выходов разрядов50генератора 2 псевдослучайных поспедоватепьностей Ь)- чиспо погических коммутаторов 17,Перед начапом работы устройства вреверсивные счетчики 19 и соответствующие им регистры хранения 20 записы 55вают й-разрядные числа М 21, с помошью которых задается закон распредепения средней во времени ппотности веро 99 12ятности временныХ искажений фронтов посыпок, при этом на входах 15 и 16 уста.навпиьают соответственно чиспа М,;М иМсе -2 . Чиспо отводов дискретныхМлиний задержки 31 и 32, которые могутбыть реализованы, например, на регистрах сдвига, равно (2 и). Частота Г импульсов, подаваемых на тактовые входывходного каскада 1 и бпока 29 управпения непосредственно и на входы депителей 10-13 и управпяемого денитепя 3через эпемент НЕ 5 допжна удовпетворять следующему требованию: Р 7 и В,где В - скорость передачи информации вВодах.Входной каскад 1 формирует импупьсы,совпадающие во времени с фронтами посылок дискретной информации, поступающейна его вход, пропуская на первый выходимпульс иэ последоватепьности Г спедующий непосредственно эа попожитепьнымфронтом, а на второй выход - за отрицательным фронтом,Входной каскад 1 работает спедуюшимобразом.На выходах первого триггера 35 устанавпивается потенциап, соответствующий потенциалу на его первом входе вмомент времени, соответствующий переднему фронту импупьсов Р, поступающих наего второй вход. Второй триггер 36 установится в это же положение через время 1 С так как потенциал на первом входе второго триггера 36 устанавпиваетсяс запаздыванием относитепьно переднегофронта импульса, устанавпиваюшего первый триггер 35, который опреаепяетсявременем задержки сигнала в триггере35, Подавая на входы элементов И 37 и38 сигналы с прямого и инверсного выходов различных триггеров и стробируяих импупьсами синхронизации, на выходах элементов И 37 и 38 выделяютсяпервые ймпупьсы этой поспедовательности, следующие непосредственно за отри-"ратепьным ипи положительным фронтоминформационного сигнапа.Импупьсы фронтов с выхода эпементаИЛИ 7 поступают на считывающие входыблоков 14 сравнения, Импульс .фронта проходит на выход блока 14 в спучае, еспитекущее значение М - разрядного числа Ю на выходах разрядов датчика псевдослучайных поспедовательностей 2 пежит в интервале МФ М, При испопьэовании в качестве генератора 2 псевдослучайных поспедоватепьностей регистрасдвига с сумматором по модулю два вцепи обратной связи, обпадаюшего темсвойством что генерируемые им чиспаЮравномерно рвспредепены на интерввпе 1 .,2" ) (генератор М - поспедоватепьностей .с чиспом разрядов бопьшим1 Ч ), то частость появления импульса 5фронта на выходе -го бпока 14 сравнения равна Й 1=М;-М 12 Н.Импульс на первом выходе входногокаскада 1 открывает по первому входуэпементы И первой группы, выходы кото. 10рых подключены к входам дискретногоэлемента 31 задержки, Импупьс с выхода бпока 14 сравнения поступает на второй вход эпемента И 4 первой группы ипиэлемента И 34 втооой группы, выход кото 15рого подкпючен к И -му входу эпементов 31 и 32 задержки, импупьс с выходаблока 14 сравнения, поступает на вторыевходы эпементов И 4 И 34, выходы кото-.рыхсоединены с ( И+1)-л и (И+1 -1)-"1 . 20входами элементов 31 и 32 задержки, Натретьи входы эпементов И 4, выходы которых соединены с входами эпементов задержки от (и) до 1-го, поступает сигнап с выхода датчика псевдослучайных по следовательностей 2 непосредственно, авыходы которых соединены с входами с(а+1)-го до (2 и)-го - через эпемент.НЕ 9,. Так квк появпение единичного инулевого сигнала на выходе генеретора р 02 равновероятно (свойство генератораМ - поспедоватепьности), то импупьсыотрицательных фронтов посыпок равновероятно могут поступить на (и-+1)-й и(й+-1)-й входы эпемента 31 задержки35а импульсы положительных фронтов - эпемента 32 задержки,Таким образом, частоты задержек импульсов фронта на вепичины Т: -и+(1-1),Т.=Гп-(1-Ч 1 равны между собой, т, е.задержки фронта симметричны относительно величины 1 =И 1, в сама частотазадержек Т, Т. - равноО=М-М .Так квк импульсы с элемента 31 задержки поступают на нупевой вход триггера 33, в импупьсы с выхода эпемента32 задержки - на единичный вход то спрямого выхода триггера снимается двоичный сигнап, отпичаюшийся от исходноготем, что фронты посыпок искажены во50времени псевдоспучайным образом по заданному закону распредепения ппотностивероятности этих искажений через числа М,Работа устройства рассмотренным выше образом обеспечивает модепированиепо цоричным характеристикам гауссовского канапа связи, причем, еспиМ,0а М,сха. то некоторые импупьсы фронтов не будут поступать на эпементы 31и 32 задержки, что соответствует в реальном канале связи ошибочному приемупосылки из-за ее полной инверсии,Изменение среднего закона распредепения временных искажений фронтов, т,е,имитация замираний сигнапа в коротковолновом радиоканале, реапизуется путем изменения двоичных чисел М, находящихсяв соответствуюших реверсивных счетчиках 19,Осушествпяется это спедуюшим образом, Импупьсы с выхода депитепя 11 через элемент И 22 поступают на тактовыевходы логических коммутаторов 17, Еспи текущее значение чиспв М , находяше%гося в реверсивном счетчике 101 удовпетворяет усповию КМ с М (М - чисМ1по в регистре хранения 201), то импупь -сы, присутствующие на тактовом входе погического коммутатора 17, проходят наего первый илп второй выход, т.е. на суммируюший ипи вычитаюший вход реверсивного счетчика, в зависимости от того единичный или нулевой спгнап присутствуетна управляющих входах погических коммутаторов 17, куда он поступает с выходагенератора псевдоспучайных интервапов6, В случае К =11 и нупевом сигнапена выходе генератора 6 й М-Ми единичном сигйапе на выходе генератора 6импупьсы с тактового входа погическогокоммутатора на входы реверсивного счет кв не проходят,.т,е. чиспо М. имеетвозможность изменяться топько в пределах К. с Мс М, В спучае К =М 1 появ 1ление импупьсов считывания на выходахвсех блоков 14 сравнения равновероятно,что соответствует присутствию в канапетолько шумаВ случае М =М нв треМтьем выходе погического коммутатора17 формируется единичный сигнап, кото-рый поступает нв соответствуюший входобщего эпемента И 21,Логический коммутатор 17 работаетследуюшим образом.На выходе переполнения сумматора40, на входы которого подаются чиспвМ и К, присутствует погическая "1 " в%случае К.Ма на выходе элемента НЕ44 присутствует погическая "1 в спучае КМ, На выходе переполнения сум-матора 4 1 присутствует логическая 1в случае ММ , так как на его входахприсутствуют числа Ми МНв входах бпоков 42 и 43 сравнения присутствуют соответственно пары чисеп М., К.фи М, М, а на их,выходах устанввпивается погическая "1 " соответственно в15 9629случаях Мф=Ки Мф=М, Йа выходе эпемента НЕ 45, логическая "1" присутствует соответственно в случае Мф ф КТаким образом, на выходе элемента И48 погическая 1 " присутствует в спучае, 5когда КМ; сМ, на выходе элементаИЛИ 47 - в случае К М 1 Ц а такто 1вый импупьс проходит не выход эпемен-,та И 49 в спучае Кй МсМи наличияединичного потенциапа на управпяющем 10входе логического коммутатора 17, а навыход эпемента И 50 - в случае, когдаК Мф Ми нупевом потенциапе на управляющем входе логического коммутатора 17, При единичных потенциалах на 13всех входах элемента И 2 1 сигнал с еговыхода поступает на первый вход блока26 выбора перехода, На второй вход блока, поступает единичный сигнал с первоговыхода блока 29 управления в случае равенствв чиспа в реверсивном счетчике 30,чиспенно равного текущему коэффицяентудепения управляемого депитепя 3, чиспу в регистре 27, равному максимапьновозможному коэффициенту депения депитепя 3. На третий вход блока 26 поступаетединичный со второго выхода блока 29управпения в спучае равенства числа в реверсивном счетчике 30 числу в регистре28, равному минимально возможному ко- Зпэффициенту деления 3. На третьем выходе блою выбора перехода 26 присутствует единичный сигнал при нупевом сигнапена его втором входе (коэффициент депения депитепя 3 максимален),Блок 26 выбора перехода работает следующим образом.Перед началом работы устройства моделирования дискретного радиоканала триггер 54 блока 26 устенаЪпивается в нулевое состояние, При этом возможностьизменяться имеет сигнал на первом входе блока 26, При появлении попожитепьного перепада на этом входе на выходеузла 51 выделяется импульс, который че-рез элемент ИЛИ 53 проходит на тактовый вход триггера 54 и устанавпиваетего в единичное состояние, так как наего первом входе присутствует сигнаплогической "1. При этом на первом выходе бпока 26 устанавливается погический "0", а на втором - логическая "1,После этого возможность .изменяться имеет только сигнап на втором входе блока,26 и, при появпении на нем нопажитепьного перепада, импупьс с выхода узна 5255через эпемент .ИЛИ 53 проходит на тактовый вход триггера 54 и задним фронтом переводит его в обратное исходному 99 16состояние, так как на входех 3 и К присутствует логическая единица, т.е. в нулевое состояние, После этого возможность изменяться опять имеет топько сигнал на первом входе блока 26. При появлении на нем отрицательного периода блок 26 по первому и второму выходам не изменяет своего состояния, которое меняется 3на обратное только при появлении на первом входе положительного перепада, На третьем выходе блока 26 присутствует логическая "1 " только в случае логического нуля, на его третьем входе.Таким обрезом, сигнап с выхода эпемента И 21 устанавпивеет на первом выходе блока 26 нупевой потенциап, а на втором - единичный. При этом эпемент И 22 закрывается по второму входу, а эпемецт И 23 открывается и импупьсы с выхода делителя 12 начинают поступать на первые входы эпементов И 24 и 25, При единичном сигнапе на выходе датчика псевдослучайных интервапов 6 эти импульсы проходят на вычитающий вход реверсивного счетчика 30, а при нупевом - на суммирующий. При единичном сигнапе на выходе датчика 6 частота на выходе делителя 3 увеличивается, а при отрицательном - уменьшается,При увеличении частоты на тактовыхвходах пинии 31 и 32 задержек абсолютные временные интервалы между моментом идеального положения фронта имоментом реального положения этогофронта уменьшается, так как величинаГ: -о+(м)обратно пропорционапьная ХЯт е, в этом спучае уменьшается дисперсия временных искажений фронтов, чтосоответствует увеличению отношения сигнал/шум в канале связи,По достижении коэффициента делениядепитепя 3, зафиксированного в реверсивном счетчике 30 минимапьного значения,элемент И 25 закрывается по третьемувходу что предотвращает дальнейшееуменьшение этого коэффициента, По достижении коэффициентом деления максимального значения и появлении единичного сигнала на первом входе блока выбора перехода 26 элемент И 22 открывается,а элемент И 23 закрывается по второмувходуТаким образом, при единичном сигнале на выходе датчика 6, т.е. при увеличении отношения сигнал/шум сначапаувеличиваются. числа М в реверсивныхсчетчиках 1 9 (М- М), а при М=Мначинает увецичиваться часотанатактовых входах элементов 31 и 32 за50изобретения формула 1, Устройство дпя модепирования дискретного радиоканапа, содержащее генератор псевдослучайной поспедоватепьности, управпяемый депитепь, эпементы И, первый элемент НЕ, датчик псевдослучайных интервапов и входной каскад, состоящий из двух Э-триггеров и двух эпемен-. 17 9629держки,что приводит к уменьшению дисперсии временных искажений. При нупевом сигнале на выходе датчика 6 сначала уменьшается частотаа затем - М(М .-т К 1 ), Таким образом, осуществляется имитация замираний в КВ радиоканале.Коэффициент деления депителя 3 устанавливается таким образом, чтобы частота на его выходе была меньше скорос.ти передачи информации.10Так как частота импульсов на выходедепитепя 11 опредепяет значение глубины замираний при изменении Мъ, а частота импульсов на выходе депитепя 12 -значение гпубины замираний при изменении , то коэффициенты депения этих делитепей подбираются таким образом, чтобы эти значения быпи равны, Коэффициент деления депителя 13 выбирается таким образом, чтобы средний период смены попярности сигнапа на выходе датчика 6 псевдослучайных интервалов, определяемый частотой импупьсов на выходедепитепя 13, равняпся выбранному периоду замираний в канапе связи, 25Эпемент НЕ 5 необходим дпя того,чтобы импупьсы с выходов входного каскада 1 и депителей 10-13 не срвпадапиво времени, чем обеспечивается устойчивость работы комбинационных схем уст ройства.Таким образом, предлагаемое устройство позвопяет с достаточной степеньюадекватности модепировать дискретныйрадиоканал связи с замираниями и обеспечивает более высокую степень воспроЮизводимости и стабильности параметровискажения сигнапа в дискретном каналесвязи из-за отсутствия в предлагаемомустройстве анапоговых элементов, а также возможность в качестве параметрамоделируемого канала непосредственнозадавать закон распределения ппотностивероятности временных искажений фронтов посыпок. Кроме того, предпагаемое 45устройство повышает эффективность проверки и контроля аппаратуры приема ирегистрации дискретных сообщений,тов И, прямой выход первого Э -триг гера соединен с З -входом второго Ъ - , триггера и первым входом первого элемента И, инверсный выход первого Э - триггера подключен к первому входу вто-рого элемента И, прямой выход второго ;р-триггера подкпючен к второму входу второго эпемента И, а инверсный выход второго .0 -триггера соединен с вторым входом первого элемента И, Э -вход первого Э-триггера явпяется информационным входом устройства, объединенные тактовые входы О-триггеров и третьи входы элементов И соединены с тактовым входом устройства, о т и и ч а ю щ е - е с я тем, что, с целью повышения достоверности моделирования, оно допопнитепьно содержит эпемент ИЛИ, второй и третий элементы НЕ, четыре делитепя группу бпоков сравнения, группу погических коммутаторов, группу реверсивных счетчиков, группу регистров хранения, общий эпемент И две группы эпементов И, бпок выбора перехода, первый ивторой допопнитепьные регистры хранения, бпок управления, допопнитепьный реверсивный счетчик, два дискретных эпемента задержки и триггер, причем выход первого элемента И входного каскада соединен с первым входом элемента ИЛИ и с первыми входами элементов И первой группы, вторые входы первых элементов И первой и второй групп подкпючены к выходу первого блока сравнения группы, выходы К -го блока сравнения группы (К ф 2, , И ) соединены с вторыми входами 2 (К)-го и (2 К 1)-го эяементов И первой и второй группы выход второго эпемента И входного каскада подкпючен к первым входам эпементов И второй группы и к второму входу эпемента ИЛИ, третьи входы Р=Х ф=2, , 2 и) эпементов И первой группы непосредственно, а третьи входы -х элементов И второй группы через первый элемент НЕ соединены с выходом генератора псевдоспучайной последовательности, вход которого подключен к выходу первого депитепя частоты, выходы первых эпементов И первой и второй групп подкпючены к И -м входам первого и второго дискретных элементов задержки соответственно, выходы (2 М+1)-х эпементов И (9=1, И) первой и второй группы соединены соответственно с (И + М)-м входом первотфо и второго дискретных эпементов задержки, выходы 21 -х эпементов ( =1,И +1) первой и второй групп подкпю-. чены соответственно к (И -Ь)-м входам