Устройство для вычисления обобщенной реализации

Номер патента: 963000

Авторы: Божко, Пермяков, Пузько

ZIP архив

Текст

Союз СоветскихСоцмапистическихРеспублик ОП ИСАНИЕИЗОБЕИтИНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУао делам изаоретеиий и открытий(088,8) Дата опубликования описания 30 .09 . 82 г1;1(72) Авторы изобретения А. Е.Божко, И,Д,Пузько и В.И.Пермяков Институт проблем машиностроения АН Украинскс)й ССР:-+.(54 ) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ОБОБЩЕННОЙ РЕАЛИЗАЦИИ1 О 15 20 ни 123 1Изобретение относится к вычисли- тел ь ной тех ни ке и может быт ь и с пол ь. зовано для статистической обработки и вычисления моментов распределения, в частности для статистическо 5 го синтеза реализаций случайныхвибраций при испытании на вибронадежность машин и приборов,Известно устройство для формирования выходных сигналов, пропорциональных среднему значению входных 1 1Эти устройства представляют собой сложные структуры с применением алгебраических комбинаторов иликатушек многоконтактных реле,Наиболее близким к предлагаемомупо технической сущности является устройство для определения среднегозначения по множеству реализаций,которое состоит из аналого-цифрового преобразователя с входным комму"татором, вычислителя среднего значения, блока управления и выходного 2запоминающего устройства с преобразователем, причем источники реализаций случайных процессов через коммутатор и аналого-цифровой преобразователь подключен к накапливающему вычислителю среднего значения,связанному через выходное запоминающее устройство с выходным преоб.разователем.В данном устройстве по сигналу сблока управления происходит последовательное подключение аналого"цифрового преобразователя к последующимисточникам (отдо й) реализаций иввод чисел-аналогов а (с)а(с)и вычислитель среднего арифметического значения.Вычислитель среднего арифметическогоо произ водит суммирование поступающих в него чисел и деление по"лученной суммы на число. М источников реализаций, Указанная операциявыполняется для ряда моментов време3000 4 Цель изобретения - повышение точности формирования оЬобщенной реализации по ансамЬлю.Поставленная цель достигается тем, что в устройство для вычисления обобщенной реализации, содержащее Ьлок памяти, выход которого сое динен с информационным входом блока регистрации, источник реализации, выходы которого подключены соответственно к разрядным входам коммутатора, выход которого соединен с инФормационным входом аналого-цифрового преобразователя, выход которого подключен к информационному входу первого вычислителя среднего значения, выход блока управления подключен к управляющим входам коммутатора, аналого-цифрового преобразователя, первого вычислителя среднего значе"ния, Ьлока регистрации и блока памяти, введены второй вычислитель среднего значения, квадраторы, сумматоры, усредняющие Фильтры, блок оп. ределения знака произведения, ключ, функциональный преобразователь, выход которого подключен к информацион,ному входу ключа и первому входу первого сумматора непосредственно, а ,через первый усредняющий Фильтр - со .вторым входом первого сумматора, выход которого соединен с первым инФормационным входом блока определе 3 96Однако известное устройство неформирует обобщенную реализацию,представляющую собой сумму среднего арифметического значения (математического ожидания) по ансамблюи среднеквадратичного отклонения сучетом знака в отдельные моментывремени.Формирование обобщенной реализации необходимо для воспроизведенияна электродинамических вибрационныхстендах эксплуатационных случайныхвибраций,Следует отметить, что Формирование "реднего значения по множествуреализаций не отражает характераизменения каждой реализации множества,Указанное изменение может бытьучтено формированием среднего отклонения от среднего значения, другимисловами Формированием среднеквадратичного отклонения и учета этого отклонения при Формировании среднего значения,5 О 15 20 25 30 35 40 45 50 55 ния знака произведения, второй информационный вход которого подключенк выходу второго сумматора, а выходблока определения знака произведения соединен с управляющим входомключа, выход которого подключен кпервому входу третьего сумматора, выход которого соединен с информационным входом цифро-аналогового преобразователя, выход которого через второй усредняощий Фильтр соединен с1информационным входом блока памяти,первый вход второго сумматора соединен с выходом третьего усредняющего Фильтра, второй вход третьегосумматора объединен со вторым входомвторого сумматора, входами третьегоусредняющего фильтра и первого квадратора и подключен к выходу первоговычислителя среднего значения, выходпервого квадратора соединен с первымвходом четвертого сумматора, выход которого подключен к информационномувходу функционального преобразователя., выход аналого-циФрового преобразователя через второй квадраторподключен к информационному входувторого вычислителя среднего значения, выход которого соединен со вторым входом четвертого сумматора, управляющие входы цифро-аналогового препреобразователя, Ьлока определениязнака произведения, функционального преобразователя и второго вычислителя среднего значения объединены и подключены к выходу блока управления,На чертеже приведена блок-схемапредлагаемого устройства,Устройство содержит источники 1,12,11 и реализаций, коммутатор2, аналого-циФровой преобразователь3, квадраторы 1 и 5, вычислители 6и 7 среднего значения, Функциональный преобразователь 8, усредняющиефильтры 9-11, блок 12 определениязнака произведения, сумматоры 13- 16(реверсивный) ключ 17, цифро-аналоговый преобразователь 18, блок 19памяти, блок 20 регистрации, блок21 управления,На выходе Функционального преобразователя 8 Формируется величина сигнала, равная среднеквадратичному отклонению процесса.На одном входе блока 12 сигнаправен ЬМ, (т; ) =в (т )- щ 4 Е; ), ( )Вычислители 6 и 7 производят суммирование поступающих чисел и делениесуммы на число и (и - число источни"ков реализаций),На выходе вычислителя 6 среднего 5значения формируется среднее значение в(1,) по ансамЬлю реализацийдля момента опроса , а на выходевычислителя 7 Формируется среднеезначение квадрата в(с) (второй 10начальный момент) по ансамблю реализаций для момента опросаПо сигналу с блока 21 управленияфункциональный преоЬразователь 8формирует на выходе величину сигна1ла бИ,) =-/чи(+,)-ю, (,)1 представляющего собой среднеквадратичное отклонение по ансамблю реализаций длямомента опросаПо сигналу блока 21 управления навыходе Ьлока 12 Формируется сигнал,определяемый соотношением (3), т,е.учитывающий знак произведения отклонения среднего арифметического отего сглаженного значения и отклонег 5ния среднеквадратичного значенияот его сглаженного значения.Выходной сигнал Ьлока 12 поступа-,ет на управляющий вход ключа 17,на выходе которого формируется сигнал, равный по величине сигналу навыходе функционального преобразователя 8, а его знак определяется сигналом на управляющем входе ключа 17(совпадает по знаку со знаком сигна- ЭЗла на выходе Ьлока .12).,Таким образом, на выходе сумматора 16 формируется сигнал 40где в (й ) - среднее значение для момента й по множествуреализаций;(с ) - среднее квадратичное от 45клонение для момента спо множеству реализаций,Полученное значение щ;( ) для момента опроса переписывается по сигналу с блока 21 управления в Ьлок 19 памяти. Через время Топ (периодичность опроса источников реализаций) анало.го-цифровой преобразователь 3 снова подключается к первому источнику 1, В дальнейшем устройство работает аналогично.В блоке 19 происходит накопление ряда значения вб() для моментоввремени С 1. С,;1фМ По мере определения этих величин ( или после окончания опроса источников реализаций) данные выводятся на блок 20 (например, самописец с цифроаналоговым преобразователем), на ко 1 тором формируется уточненная временная Функция щ(с) среднего арифметического значения по ансамблю реализаций,Предлагаемое устройство позволяетповысить точность формирования оЬоЬщенной реализации по ансамблю привоспроизведении на электродинамицеских виЬростендах эксплуатационных слу чайных виЬраций, а значит повысит достоверность информации о вибропрочности, виЬроустойчивости и вибронадежности машин и агрегатов при проведении виЬроиспытаний.формула изоЬретенияУстройство для вычисления обобщен. ной реализации, содержащее Ьлок памяти, выход которого соединен с информационным входом Ьлока регистрации, источник реализации, выходы которого подключены соответственно к разрядным входам коммутатора, выход которого соединен с информационным входом аналого-цифрового преобразователя, выход которого подключен к информационному входу первого вычислителя среднего значения, выход блока управления подключен к управляющим входам коммутатора, аналого-цифрового преобразователя, первого вычислителя среднего значения, Ьлока регистрации и блока памяти, о т л и ц аю щ е е с я тем, что, с целью повы,шения точности, он содержит второй вычислитель среднего значения, квадраторы, сумматоры, усредняющие филь,тры, блок определения знака произведения, ключ, функциональный преобразователь, выход которого подключен к информационному входу ключа и первому входу первого сумматора, непосредственно, а через первый усредняющий фильтр - со вторым входом первого сумматора, выход которого соединен с первым информационным входом блока определения знака произведения, второй информационный вход которого подключен к выходу второго сумматора,а выход блока определения знака произ. ведения соединен с управляющим входом ключа, выход которого подключен0 10вателя через второй квадратор подключен к информационному входу второго вычислителя среднего .значения.выход которого соединен со вторымвходом четвертого сумматора, управляющие входы цифро-аналогового преобразователя, блока определения эна"ка произведения, функциональногопреобразователя и второго вычислителя среднего значения объединены иподключены к выходу блока управления,9 96300к первому входу третьего сумматора,выход которого соединен с информационным входом цифро-аналогового преобразователя, выход которого через второй усредняющий фильтр соединен с ин-формационным входом Ьлока памяти, первый вход второго сумматора соединенс выходом третьего усредняющего фильтра, второй вход третьего сумматораобъединен со вторым входом второго 1 Осумматора, входами третьего усредняющего фильтра и первого квадратораи подключен к выходу первого вычислителя среднего значения, выход первогоквадратора соединен с первым входом .1четвертого сумматора, выход которогоподключен к информационному входуфункционального преобразователя,выход аналого-цифрового преоЬразоИсточники информации,принятые во внимание при экспертизе1, Патент США М 3371200,кл. 235-193, опублик, 1975.2. Авторское свидетельство СССРЮ 268036, кп, С 06 г 7/52, 1962.ираж 731 Подписноеосударственного комитета СССРам изобретений и открытийМосква, Ж, Раушская,наб., д, /

Смотреть

Заявка

2972179, 16.06.1980

ИНСТИТУТ ПРОБЛЕМ МАШИНОСТРОЕНИЯ АН УССР

БОЖКО АЛЕКСАНДР ЕВГЕНЬЕВИЧ, ПУЗЬКО ИГОРЬ ДАНИЛОВИЧ, ПЕРМЯКОВ ВЯЧЕСЛАВ ИВАНОВИЧ

МПК / Метки

МПК: G06G 7/52

Метки: вычисления, обобщенной, реализации

Опубликовано: 30.09.1982

Код ссылки

<a href="https://patents.su/6-963000-ustrojjstvo-dlya-vychisleniya-obobshhennojj-realizacii.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для вычисления обобщенной реализации</a>

Похожие патенты