240341

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик-ву 51) М, Кл. СО2 0 ено 30.10.67 (21) 1194085/18-2 м заявкис присоедин (23) Приорит Государственный комитет Совета Министров СССР по делам изооретений н открытий(43) Опубликовано 20,06,69 Бю 5) Дата опубликования описания 15,03.77 Е.) Заявитель ройств. Выходы регцс приращений соединены входами регистров за поминающих устройств коммутаторы подсоеди гистров считывания о ов блока хранения Известны комбинировалительные машины (КЦВметические устройства нные цифровые вычис- М), содержащие ариф, оперативные запомигистры и логические ерез коммутатор сси оперативных эааюшие устройсхемы,а вх иены кы -выхода иНедостатками известных машин являются низкая производительность и сложная, конструкция.Предлагаемая машина отличается тем, что она содержит три однотипных сдвиго вых регистра с логической обратной связью, входы которых соединены с выходом регистра считывания постоянного за поминающего устройства, а выходы - со входами схемы "И", выходы регистров счи тывания первого и второго оперативных запоминающих устройств подсоединены через вентили и переключатели соответственно ко входам. сумматора подынтегральной функции и первому входу блока инвертирования, 20 , суммирования, умножения арифметического, устройства, выходы которых подключены 1 через переключатели и вентили ко входамрегистров записи соответственно первогои второго оперативных запоминающих уст2 б ативных ап нающих устройств. Ко входам и выходам накапливающего сумматора арифметического устройства подключены первый и второй коммутаторы; выход первого коммутатора соединен со входом накапливающего сумматора, первый вход - с выходом схемывыделения приращений, второй вход - с выходом блока хранения приращений, а выход второго коммутатора подключен ко входу . регистра сдвига сумматора приращений, один вход которого соединен с выходом накапливающего сумматора, а второй вход с выходом блока хранения приращений.Вход дешифратора кодов операций устройства управления специализированного вы-чйслИтельного устройства подсоединен через вентиль к выходу регистра считывания , постоянного запоминающего устройства; выход сумматора подынтегральной функции 54) КОМБИНИРОВАННАЯ ЦИФРОВАЯ ВЫЧИСЛИТЕЛЬНАЯ МАШИНА240341 20 Таблица 2 О изобретения устроиства, ройств ц ус состоящееблока храуправдеиичто, с це труктуры, она содвщ овых регистра Входы кото 3гра считыяз с м рег инаюц го устроиы Ивания постоянного запо ства, а выходы-со вхо ми с с мутаторао сумма О Регистры 45 и 47 в режиме декодцанця работают аналогично,1, КомбинРрованная цифровая Вычислительная машина, содержащая универсальнуО цифровую вычислительную машину, состояИую цз постогпного запомппаОшего2оперативных заподИиаОщцх усттройства управления, ц спе- цнализРроваИОе Вычислитепыое устройство,из арифметического устройства,псина прира 1 цений и устройствая, о т г и ч а 1 О ц 1 а а с ятем,пью повьппешя 1 гроп Водптельности машины и упрощения ее держит три однотипныхлогической обратнойРЫХ СОЕД 1 ГНЕПЫ С ВЫХОД выходы регистров считывания первого цвторого оператРв ых загоминаюших устройств подсоединены через вентили и переключатели соответственно ко входам сумматора подынтегредьнои функции и первому входу блока инвертирования, суммирования, умножения арифметического устройства, выходыкоторых подключены через переключатели и вентили ко входам регистров записи соответственно первого и второго оперативных запоминающих устройств, выходы регистров блока хранения приращений соединены через 5 О коммутатор со входами регистров записи оперативных запоминающих устройств, а входы регистров блока хранения приращений через коммутаторы подсоединены к выходам регистров считывания оперативных запоминающих устройств, ко входам и выходам накапливающего сумматора арифметического устройства подключены первый и второй коммутаторы, выход первого комсоединен со входом накапливаюнег тора, первый вход-с выходом схемы выделения приращений, а второй вход - с выходом блока хранения приращений, выход второго коммутатора подключен ко входу регистра сдвига сумматора приращений, один вход соединен с выходом накапливающего сумматора, а второй вход-с выходом блока хранения приращений, вход дешифратора кодов операций устройства управления специализированного вычислительного устройства подсоединен через вентиль к выходу регистра счцтывапия постоянного запоминающего устройства, выход сумматора подынтегральной функции подюкцен ко второму входу блокаинвертирования, суммирования, умножения арифметического устройства, выход дешифратора кодов операций устройства управленцев специализированного вычислительного устройства соединен с третьим ВхоиоР: блока инвертирования, суммироваиР 1, умпожепия арифметического устройства, вход схемыпуска подсоедгшен к Выходу регистра считывания пос 01 ИИОГО запомшаОпого устройства.) 2,Мацпшапоп. 1, отпцчаюшая с я тем, что, с це 1 И,1 о сокрацеРг времени цнтег рироваиия, блок шВертирования,суммирования, уР,И 1 оОпия арифметическогоустройства содержит сумматор по модулюдва, первый вход которого объедцпеп совходом первой схемы инвертирования иподсоедцпен к третьему Выходу блока инвертирования, су и Ировагпя, умпс женцяарифметического устройстве, Второй входсумматора по модуло два подключен к выходу триггера знаке приращения, а выходоедцнен с управляющим входом Второйсхемы инвертирования, информационныйвход которой через переключатель подключен ко второму входу блока инвертирования, суммирования, умножения, а выходсоединен со входами вентилей множительно-суммирующего блока, информационныйвход первой схемы инвертирования подключен к первому входу блока инвертирования,суммирования, умножения арифметическогоустройства,3. Капцнапоп. 1, отличающаяя с я тем, что с целью отработки следящего интегратора в режиме многоразрядных приращений, схема выделения приращений содержит блок оценки велцчцнь модуля ц регистр сдвига, вход которого соединен с выходом множцтельно-суммирующего блокаа выход - со входом блока хранения приращений, выходы ячеек регистрасдвига подсоединены ко входам блока оценки величины модуля, а входы - к выходамблока опенки величины модуля.214. Машина по п. 1, о т л и ч а ю ш ая с я тем, что, с целью сокращения оборудования блока хранения приращений, в блоке хранения приращений выходы (5-1)- го, (ф)-го, и Я-Э)-во разрядов каждого регистра соединены через вентили со входом Я-го разряда соответствующего с регистра,5,Машинапоп. 2, отличаюша 22яс я тем, что, с целью упрощения множительно-суммирующего блока, в нем вход каждого сумматора соединен с выходом вентиля соответствующего разряда, второй 5 вход каждого сумматора подсоединен квыходу сумматоров соответствующего предыдущего разряда, а второй вход сумматора младшего разряда соединен с выходом второй схемы инвертирования.подключен ко второму входу блока инвер 1 тирования, .суммирования, умножения арифметического устройства, выход дешифрато-, ра кодов операций устройства управления специалцзировацного вычислительного устройства соединен с третьим входом блока инвертирования, суммирования, умножения арифметического устройства. Вход схемыпуска подсоединен к выходу регистра считывания постоянного запоминаюшего уст 10 ройства. Это позволяет повысить произво-,рительность мащццы ц упростить ее конструкцию. Предлагаемая машина отличается также 1520 тем, что блок инвертирования, суммирования, умножения арифметического устройства содержит сумматор ио модулю два, первый вход ыоторогэ обьедцнец со входом первой схемы ицвертцровацця ц подсоединен к третьему выходу блока инвертирования, суд 1 мцровагця, умножения арифметического устройства, второй вход сумдатора по модулю рва цэрклочец к выходу триггера знака прирашенця, а выход соединен с управлявшим входом второй схемы инвертирования, ццформациоццый вход котррой через переключатель подключен ко второму вхэру блока инвертирования, суммирования, умножения, а выхэд соединен со входами вентилей мцожцтельнэ - суммируюгиегэ длока; инфорл;ациоццый вход первой схемы ицвеотцровация цодключегг к первэдгу входу блока инвертирования, суммирования, умножения арифдетического устройства. Это .позволяет сократить время интегрирования,Другим отличием предлагаемой машины является то, что в цей схема выделения приращений содержит блгк оценки величины 35 модуля ц регистр сдвига, вдор которого соединен с выходом множит зльно-суммирующего блока, а выход - со входом блока хранения приращений, выходы ячеек регистра сдвига подсоединены ко входам блока оценки величины модуля, а входы - к вы 45 ходам блока оценки величины модуля. Это позволяет отрабатывать следящий интегратор в режиме многоразрядных прирашений,Кроме того, в блоке хранения прираше- ний выходы ( И -1)-го, ( П -2)-го и . ( И - 3)-го разрядов каждого регистра собО едицецы через вентили со входом Ю -го разряда соответствуюшего регистра, Это позволяет упростить блок хранения приращений.Предлагаемая машина отличается также тем, что в множительно-суммируюшем бло-, ке вход каждого сумматора соединен с вы-ходом вентиля соответствующего разряда, второй вход каждого сумматора подсоединен квыходу сумматора соответствующегопредыдущего разряда, а второй вход сумматора младшего разряда соединен с выходомвторой схемы инвертирования, Это позволяет упростить множительно-суммирующийблок,На фиг. 1 представлена структурная схема предлагаемой машины; на фиг. 2 структурная схема блока инвертирования,сложения, умножения (БИСУ) и схемы выделения прирашений; на фиг, 3 - схема обмена между оперативным запоминающимустройством (ОЗУ) и блоком хранения приращений (БХП) с цепями переписи приращений из старой линейки в новую; на фиг,4 - временная диаграмма работы машиныв режиме интегрирования.Предлагаемая машин: содержит (фиг, 1)универсачьцую цифровую вычислительнуюмашину (УЦВМ)1 и специализированноевычислительное устройство - блок интегрирования (БИ) 2, обеспечивающий работу врежиме цифрового дифференциального анализатора (ЦДА) с многоразрядными прирашениям и.В состав УЦВМ входят:оперативное . запом инаю шее устройство(ОЗУ) 3, состоящее из одного или двухавтономных блоков памяти и предназначенное для хранения исходных данных, про-межуточных и конечных результатов вычислений УЦВМ, а также текуших значений,подынтегральной функции, остатков и при)рашеций интегралов всех интеграторовЦДА; постоянное запоминающее устройство(ПЗУ) 4, предназначенное для храненияконстант и программ работы КЦВМв режимах УЦВМ и ЦДА; устройство 5 арифметики и управления (УАУ), предназначен-,ное для выполнения арифметических и ло)гических операций и для выработки после- )довательности управляюших сигналов в со-ответствии с программой решения задачпри работе в режиме УЦВМ,В состав БИ входят:блок 6 хранения прирашений (БХП),) представляющий собой сверхоперативную па мять на регистрах и предназначенный для запоминания части приращений (текуших интеграторов) арифметическое устройство , (АУ) 7, предназначенное для последова, тельного выполнения операций интегрирова-ния при работе в режиме ЦДА; устройствоуправления (УУ) 8, обеспечиваюшее выработку последовательности управляюших сигналов в соответствии с программой решения задачи при работе в режиме ЦДА,В состав ОЗУ 3 входят ОЗУ и анало 1 гичное ОЗУ . ОЗУ бодержит куб 9, ре 1гистр 10 адреса, регистр 1 1 числа, регистр 12 записи, вентили 13 и 14.ОЗУ содержит куб 15, регистры 16,217 и 18 и вентили 19 и 20,В состав ПЗУ 4 входят куб 21, регистр22 адреса, регистр 23 числа и вентили24, 25 и 26.В состав БХП 6 входят:регистры 27 и 28 хранения прирашвний,10количество которых равно разрядностиприращений Щ; коммутаторы 29, 30 и 31.В состав АУ 7 входят:блок 32 инвертирования, сложения,умножения (БИСУ); схема 33 пуска, обе спечиваюшая масштабирование 7 - регистров интеграторов; схема 34 выделенияприращений (СВП);,накапливающий суммамитор 35 приращений О, предназначенныйдля непосредственного накопления суммыприращений, поступающих на вход Ь 1 интегратора; сумматор 36 подынтегральнойфункции регистр 37 сдвига суммы приращений Й ; переключатели 38, 39 и 40,обеспечивающие работу КЦВМ как с одно- щканальной оперативной памятью, так и сдвухканальной (на фиг, 1 переключателиизображены в положении, соответствуюшемработе с двухканальной памятью; коммутаторы 41, 42, 43 и 44.30В состав УУ 8 входят:к - разрядные реКкурентные регистры45, 46 и 47, каждый из которых имеетблок логической обратной связи (соответственно блоки 48,49 и 50) и выходную схему "И" (соответственно схемы 51, 52 и 53)число к выбирается из условия 2 кЦ, гдеИ - длина регистров 27 и 28; дешифратор 54кода операций; схема тактцрования (начертеже не показана), вырабатывающая 40управляющие импульсы 1 ее выходы связанысо входами всех вентилей и коммутаторов,указанных выше; на фиг. 1 эти управляющие сигналы показаны стрелками.45 переключения в режим интегрирования считываемые из ПЗУ 4 команды направляются в УУ 8 ц дешцфрируются в нем как команды интегрирования; при этом запрещается дешифрация кодов операций УАУ 5УЦВМ. Процесс интегрирования выполняется по специальным командам БИ 2, Команды УЦВМ остаются неизменными, Интегри-,рование в БИ 2 осуществляется по мето-,ду прямоугольников,предназначенная для инвертирования кодао; регистр 58 модуля приращения Л Х, предназначенный для хранения кода модуля 55 приращения ЬХ 1, схема 59 образова ния модуля, предназначенная для образования кода модуля приращения йХ 1, триггер 60 знака приращения Х, предназначенный для хранения знака приращения Д Х, 60 В состав БИСУ 32 входят (фцг. 2): схема 55 инвертирования (СИ ), предназначенная для инвертирования кода 3 сумматор 5 6 по м одулю, предназначенный для выработки сигнала, управляюшего схемой 57; схема 57 инвертирования (СИ ),2 исвязанный с соответствующим выходом коммутатора 29; множительносуммируюшцй блок (МСБ) 61, предназначенный для одновременного выполнения операций умножения и суммирования,Блок 61 содержит:вентили 62, 63, 64, количество которых равно разрядности приращений 71; вентилипредназначены для образования частичных произведении; одноразрядные сумматоры 65, 66, 67 последовательного действия, количество которых равно разрядностиприращений Ъ; сумматоры обладают собственной задержкой на один такт сдвига цпредназначены для сложения и сдвига ча-.стичных произведений.В состав СВП 34 входят:регистр 68 выдачц приращенийпредназначенныц для хранения ц выдачи приращении; схема 69 оценки величины модуля(СОВМ 1, предназначенная для определениявеличины модуля, записанного в регистре68 (больше или меньше 2, где Р - разрядность приращений).Каждый из регистров 27, 28 храненияприращений содержит Я -разрядный регистрсдвига и четыре вентиля ( Я - рязрядность ячеек ОЗУ). На фиг, 3 изображенодин из регистров хранения приращений. Вего состав входят 11 ячеек 70, 7 1, 72,73, 74 регистра сдвига ц вентили 75, 76,77.В соответствии с программой решениязадачи КЦВМ работает либо в режимеУЦВМ, либо в режиме ЦДА, Переход иэрежима УЦВМ в режим ЦДА и обратно выполняется по специальным командам. После При работе КЦВМ в режиме УЦВМ обращение за данными производится либо в ОЗУ, либо в ОЗУ, при этом адрес ячей 1 2ки ОЗУ поступает из модификатора команд (он входит в состав УАУ 5) соответственно в один из регистров 10 илц 16. Данные из ОЗУ и ОЗУ считываются в регистры1 211 или 17, откуда они направляются в УАУ 5 через один иэ открытых вентилей 14 цли 20,240341 1 О 7При работе БИ обращение за данными ( У и 5) производится одновременС,но в ОЗУ и ОЗУ1В качестве счетчика интеграторов БИ используется модификатор команд; при этом перед началом интегрирования в модификатор команд должен быть введен адрес первого интегратора, В режиме интегрирования формирование адреса выполняется следующим образом. Если в команде интегрирования признак модификации ПМ=1, то модифицированный адрес АМ=(МК)+ 1, где МК) - содержимое модификатора команд. Одновременно вновь образованный АМ записывается в модификатор, Если в команде интегрированияПМ=О, то адрес совпадает с адресной частью команды, при этом содержимое модификатора не изменяется.Адреса команд в режима.", ЦДА и УЦВМ формируются в счетчике коман(. (СК). При работе в режиме интегрировании адрес ячейки ОЗУ поступает из модификатора одновременно в регистры 10 и 16. Таким образом. обеспечивается считывание данных из ОЗУ и ОЗУ по одному адресу. Считан 1 2ные данные ( У , и 8) цз регистров 11 и 17 через вентили 13 и 19, управляемые признаком режима интегрирования, направляются в АУ 7 для выполнения со-ответствующих действий. Результат вычис ления ( У и 5 ) поступает на входы регистров 12 и 18 и записываются по тому же адресу, по которому считывались и 3, При наличии одноканальной памяти считывание подынтегральной функции , ) и остатка Я, производится из куба 9 ОЗУ, при этом ь одирикатор форми 1рует последовательно адреса ячеек У и 8, расположенных рядом. Полученные результаты У и Я ф записываются последдовательно в те же ячейки ОЗУ из регистра 12.1В ПЗУ 4 записана программа работы как. УЦВМ, так и БИ. Адреса считываемых команд поступают в регистр 22 через вентиль 26 из счетчика команд, входящего в состав УАУ 5, Считывание команды происходит в регистре 23. Если это команда работы УЦВМ, то адресная часть (АЧ) и код операции (КО) поступают в УАУ 5 через вентиль 25. Если же выбрана команда работы БИ, то АЧ и КО поступают черезвентиль 24 в УУ 8. В устройстве 8 адреса записи и счйтывания приращений А , А и А, закоди 1рованных четырьмя разрядами каждый, де-, кодируются с помощью реккурентных реги 8стров 45, 46 и 47 и превращаются в Я -разрядный код (,М- разрядность КЦВМ) с 6 дной единицей", Положение единицы в адресах А), и А указывает номер позиции43БХП 6, из которой должно быть выбрано приращение на вход данного интегратора, а в адресе А - номер позиции БХП 6, куйЕда нужно записать приращение, снимаемое с выхода данного интегратора,Кодовая часть команды состоит из кода , операции (КО) и ряда признаков. КО и признаки обеспечивают управление работой интегратора в различных режимах (интегрирование, суммирование, инвертирование и т. д.), управляют записью приращений с выхода интеграторов либо в БХП 6, либо непосредственно на вход интегратрра. УУ8 обеспечивает дешифрацию адресов, КО, признаков и вырабатывает пачки сигналов,20 . синхронизируюших весь процесс интегрирования,Рассмотрим работу АУ 7 в той его части которая обеспечивает накопление; суммы приращений. Приращения, поступаю 25, шие на вход ЬУ сумматора 35, суммиру, ются по мере их вычисления, что позволяет в любом цикле интегрирования считы ,вать из БХП 6 на вход Д У интегратора неболее одного приращения. Благодаря этомуадрес А представляет собой (-разряд-.ЬУную двоичную комбинацию с одной единицей,;Гакой адрес можно кодировать укороченным к-разрядным кодом (где к выбирается из условия 2;С Я ),к35Возможность считывать из БХП 6 навход д) сумматора 35 не более одногоприращения в каждом цикле интегрирования обеспечивается коммутаторами 41 и42, управляющими вводом информации в40накапливающий сумматор 35 и выдачей информации из него в регистр 37 сдвигасуммы приращений.Выход СВП 34, на котором образуется45приращение интегратора, соединен черезвходной коммутатор 41 со входом накапливающего сумматора 35. Благодаря этойсвязи появляется возможность суммироватьприращения, поступающие на вход У некоторого интегратора, по мере вычисленияэтих приращений. Результат суммирования .запоминается в накапливающем сумматоре35 и, когда отрабатывается интегратор, навход которого должна поступать накопленная сумма приращений, последняя черезвыходной коммутатор 42 выдается из сумматора 35 на вход,У, При этом к суммеприращений предварительно можно прибавить в рассматриваемом цикле интегрирования еще одно приращение, считанное изБХГ 1 6.2409Если же отрабатывается интегратор,на вход ДУ которого должно поступатьтолько одно приращение, то последнее проходит через выходной коммутатор 42 вобход накапливающего сумматора 35, Вкоманде интегрирования три разряда отводятся для записи специальных признаковП, П и П, управляющих работой ком 3мутаторов 41 и 42. В разряд признакаП записывается единица (т, е, П = 1),если приращение с выхода данного. интегратора необходимо сложить с содержимымнакапливающего сумматора 35. В противном случае П = О.3П = 1, если приращение, поступающееиз БХП 6 на вход данного интегратора,необходимо предварительно сложить с содержимым накапливающего сумматора 35.В противном случае П =- О,Если П =- 1, то поцращенце с выхо 5да . -го интегратора (с выхода СВП 34)поступает через кодгдгутаторы 29 и 42непосредственно в регистр 37 сдвига суммы прцрашений и с его выхода - па входсумматора 36 подынтегральной функции,причем это приращение в БХП 6 пе запцс ываетс я.Рассмотрим накопление суммы приращений в течение одного ццкла интегрирования.Значения признаков П , П и П с вы 3 4 5хода УУ 8 поступают на входы коммутаторов 41 и 42 и запоминаются на триггерах,входящих в состав коммутаторов. Из БХП6 на вход БИСУ 32 в соответствии с адресом А,Х подается приращение аХ, Крометого, из БХП 6 в соответствии с адресомА, на входы коммутаторов 41 и 42 подается приращение гУ,Если П = 1, то приращение ДУ через4входной коммутатор 41 поступает в накапливающий сумматор 35 и складывается ссодержимым последнего. Полученная сумма через выходной коммутатор 42 поступает в регистр 37 сдвига суммы приращений и с его выхода - на вход сумматора36 подынтегральной функции. Накапливающий сумматор 35 очищается.Если П = О, то приращение ьУ, считанное из БХП 6, не проходит в накапливающий сумматор 35, а непосредственно черезвыходной коммутатор 42 поступает в регистр 37.Новые приращения образуютая на выходе СВП 34. Если П =1, то новое прира 3 34110щение через коммутатор 41 проходит в накапливающий сумматор 35 и складываетсяс его содержимым. Результат запоминается а накапливающем судгдгаторе 35. ЕслиП = О, то содержимое накацлггвающего3сумматора 35 не меняется после образования нового приращения.Рассмотрим работу КЦВМ в режиме интегрирования.Предположим, что в данный момент начинается операция интегрирования в г,-оминтеграторе, При этом регистры 10 и 16сцз модификатора команд записывают адреса ) ц Я регистров 1 -интегратора. По15этим адресам происходит считывание изОЗУ ц ОЗУ в регистры 11 и 17 соот 1ветственно зггачеггггй подынтегральной функьццц У ц остатка интеграла 5. -инг 1 г тегратора, В этот же момент по адресу,20записанному в регистре 22, через вентиль26 з СК осуществляется считывание адф+1 " +1ресо А" ц А (,+1) - интегратора,ах уадреса А1+(1-1)- интегратора, КО цЬЕпрцзнаког. (, +1) - цнтегратора, Считывас гнце велггчгггг У., 5, а также адре 1,1 -1сов Я А А КО ц признаковЬХаУдя госуществляется параллельным гсододг соответствегггго в сдвцговые регистры 11, 17З 0 и 23,. обесцс"гггвакгцгге преобразование параллельных кодов в последовательные.Величина подьгнтегральной функции Уцз регистра 1 1 последовательным кодомчерез регистр 23 поступает на вход сумматора 36 подьлгтегральной функции, и вмомент появления первой " 1 " в этодг коде(пускового импульса ПИ) либо по специальному признаку П, записанному в команр40 де интегрирования, осуществляется запускчерез схему 33 сдвигового регистра 37,в котором хранится накопленное прирашение ЬУ, =:ЕЬУ подынтегральной функции г, -интегратора, Таким образом, на 45 чцная со следующего после ПИ такта, осуществляется сложение величинцЕЬУ-1 г=0в последовательном сумматоре 36, прцэтом с его выхода снимается код нового1значения подынтегральной фунуции )г.,по 50 ступающий через переключатель 39 навход БИСУ 32 и одновременно через коммутатор 43 в регистр 12 для записи егов. ОЗУ , При записи нового значения1в ОЗУ должна быть обеспечена переписьПИ,При наличии одноканальной оперативнойпамяти новое значение подынтегральнойфункции У с выхода сумматора 36 поступает чере 3 коммутатор 43 на вход регистра 12, с выхода которого записываетсяЗапись ц считывание приращений цзБХП 6 осуществляется параллельным кодом через кодгмутаторьг 30, 31 и 29,управляемые адресами приращений А ,ц А, кодамк операций и приеу йхзнаками. Приращения, записанные в БХП6 все время за исключением моментовЭзаписи новых приращений перезаписываются, Цикл перезаписи содержимого регистров равен циклу работы машины, так чтов любой момент времени известно расположение прирагценцй интеграторов в БХП6. Адреса А, А ц А, представляющие собой номере позиции БХП 6, программируются таким образом, чтобы обеспечить выборку соответствующих/приращений интеграторов не вход данного интегратора ц запись выходного прирашения денного интегратора в заданную позицию БХП6.Когда отработка массива интеграторовзакончена, содержимое регистров БХП 6через коммутатор 43 и 44 записываетсяв ОЗУ 3, а из ОЗУ 3 в БХП 6 пересылается через коммутатор 31 новая группаиз (ф +1) ячеек, содержащих приращения,относящиеся к следующему массиву интеграторов,Для ускорения процесса обмена информацией между ОЗУ 3 и БХП 6 одна полрвине ячеек каждой группы хранится в ОЗУ1вторая - в ОЗУ; обмен осугцествляетсяодновременно с двумя регистрами БХП 6.Процесс обмене происходит следующимобразом,Вначале из ОЗУ считывается ячейкаА, в которой хранятся знаки прирвшений, е из ОЗУ - ячейка АР, в которойзаписаны старшие разряды приращений; адреса ячеек 4и А совпадают. Содержимое этих ячеек из регистров 11 и 17 через коммутатор 31 заполняет последовательным кодом регистр 27 знака ц регистрстарших разрядов БХП 6. Одновременно"старое" содержимое этих регистров черезкоммутаторы 43 и 44 поступают в регистры 12 и 18, откуда занисывеются соответственно в ОЗУ и ОЗУ по тому же одре 1 2су, по которому счцтывелцсь ячейки 4 злгА . Аналогично производится обмен междуОЗУ 3 и БХП 6 ячейками, в которых звписвньг сведующие, младшие разряды,Обмен лгежду БХП 6 ц ОЗУ 3 происходит по специальной кодганде, обеспечивающей управление коммутаторами 31, 43 и44. Номер ячейки ОЗУ 3 (одинаковый дляобоих кубов памяти) указывается в адресной чести колгеггццг обмене. 14. Прц наличии одноканальной иадгятц обмен дгежду ОЗУ 3 и БХП 6 производитсячерез комдгутетоюы 43 и 31 последовательно по одной ячейке,5Отметим одну особенность обмена между ОЗУ и БХП, связанную с тем, что нввходы интеграторов некоторого гг, -го массиве поступают (в соответствии со схемойсоединения) приращения с выходов интегратоРов (г -1)-го массива,Назоведг массив приращений, хранягцийсяв БХП 6, линейкой БХП, Из вышеизложенного очевидно, что при обдгеые содержимого БХП 6 необходимо часть (и старшихразрядов старой линейки оставить в регистрах БХП таким образом, чтобы они занялиС( младших разрядов новой линейки (0( выбрано в пределах 2-4).Перепись О старших разрядов старой линейки в С(, младших разрядов новой линейки выполняется следующим образодг (сдьфиг, 3). Старое содержимое регистров БХП6, начиная с дгледших разрядов, поступает в ОЗУ 3. В это время с одного цз дополнительных выходов 78, 79 цли 80 взависимости от значения О(, которое задается программой, часть (0 разрядов вновьпоступает через один из вентилей 75, 76,77 на вход регистра со стороны старшего30 К-разряда. Одновременно из ОЗУ 3 считывается и подается через коммутатор 31на вход регистра БХП 6 содержимое новой линейки, однако С( младших разрядовне проходят в регистр.35 Нетрудно видеть, что когда Я -разрядстарой линейки, следующий обычным трактом, покинет регистр 27 БХП 6, Ф старших разрядов этой линейки, следующих через дополнительные выходы, займут место40 в( младших разрядов новой линейки, приэтом оствльньге разряды новой линейки будут заняты новой информацией, поступившей из ОЗУ 3,Для описания работы БИСУ 32 пред 45 стевидг формулу получения приращения интеграле ДЯ, в следующем виде; 55 где г - сигнал с выхода УУ 8, равный иггь единице, если отрабатывается цнвертируюЗН гций интегратор; 5 Х. - значение знековогго разряде приращения Е Х; Я - знак 60 сложения по 1 пР 1 2,15сДОПуСтИМ, ЧтО 7;: (-1)ИИВС"с-С, у.Тогда выражение (1) можно записать следующим образом:.де/,Х / значение к-го разряд- Кс дуля приращения Ь ХПриращение й Х параллельным кос дом с выхода коммутатора 29 поступаетв схему 59. Код модуля прирашенияйХ.(сссХ;) с выхода схемы 59 поступает в регистр 58 и запоминается в нем,На один вход сумматора 56 по гдов 2из дешифратора 54 поступает значениесигнала )сина, а на второй вход из коммутатора 29 через триггер 60 знака приращения ЬХ - значение знакового разрядаЭНьХ,.Указанные величины складываются, иполученная на выходе сумматора 56 поЗН/прд 2 сумма ( 3 и(+) ссХ. ) управляетработой схемы 57 инвертирования, на входкоторой с переключателя 39 поступает последовательным кодом значение У; . Еслисумма ( 3 +)ЬХ. ) = 1, то на выходеЗНсхемы 57 образуется код величины (- У; )Если сумма равна нулю, величина )проходя через схему 57, не меняется.На выходе схемы 57 образуется, такимобразом, код величины У, который поступает на вентили 62, 63, 64, управляемыезначениями разрядов модуля прирашения) снимаемыми с выходов регистра58,На выходах вентилей 62, 63, 64 обрезуются частичные произведения вида;)с =(ЬХ1). Для получения окончательногос с результата в соответствии с формулой ( 2)необходимо эти частичные произведениясдвинуть (так как умножение на два равносильно сдвигу влево на к разрядов) исложить друг с другом и с величиной 5, 3с к (-1,) инв, Последняя образуется на выходе схемы 55 инвертирования, на вход которой с переключателя 40 поступает последовательным кодом значение ЯУправляется схема 55 сигналом ДННВ поступаюшим с выхода дешифратора 54.Сдвиг и сложение частичных произведений осуществляется сумматорами 65, 66,67, время сложения в которых равно одному такту,Частичное произведение с выхода вентиля 62 проходит через ( Я -1) сумматорови, следовательно, сдвигаетсч влево относительно первого частичного произведения на(Ю -1) разрядов, что равносильно умножению на 2 с 1,ин 6Величина ф. (-1)поступает нас,вход сумматора 65 на (щ) тактов раньше, чем величина )с . Благодаря этомукод 8; " (-1) щф не сдвинут относис тельно первого частичного произведения.Код Ьб.; образуется на выходе сумматора 67 и последовательно поступает в ре 10 гистр 68 и через переключатель 38 в один,из коммутаторов 44 или 43.Если интегратор обыкновенный или инвертируюший, в регистр 68 записываютсятолько старшие разряды кода поступающие15,с ввсхода сумматора 67.Если интегратор суммируюший, то он вданной структуре обязательно обладает инверсией. БИСУ 32 и СВП 34 при наличиисуммируюшего интегратора работают сле 3) дующим образом. На входы схемы 59 образования модуля подается код (-1), Вентиль 19 закрыт, а с выхода регистра 17в БИСУ 82 информация не поступает. Поэтому код У, проходя через БИСУ инвер 25 тируется, но не меняется по модулю. В регистр 68 записывается код ( - ) ) целиком (а не только старшие разряды). Этоткод параллельно поступает на входы схемы69 оценки величины модуля. Если модульЗ 0 и- У,/)2то на выходе схемы 69 появляется импульс, устанавливающий на региЯстре 68 число + 2 (знак числа совпадает со знаком - У ), Если модуль / У / (сл с(2импульс на выходе схемы 69 не появ 35ляется, и содержимое регистра 68 не меняется,40 45 50 % 6". Рассмотрим работу реккурентных регистров 45, 46 и 47. На вход ДХ интегратора может поступать только одно прирашение. Поэтому адрес А х представляет собой й-разрядную двоичную последовательность с однбй единицей; причем единица находится именно в том разряде последо вательности, номер которого совпадает с номером позиции БХП 6, содержащей нужное прирашение,Очевидно, что у адреса 4 существует ,всего Й, различных вариантов, каждому из , которых соответствует определенное положение единицы в последовательности, Эти ф вариантов адресакодируются к -раз рядными двоичными комбинациями (к выби: рается из услввия к2-1 где ( 2 -1 ) - количество различных комбинаций, вырабатываемых регистром с обратной связью).Для кодирования выписывают все к-разрядные комбинации в том порядке, в каком ;они вырабатываются регистром с обратной связью, и присваивают этим комбинациям240341 18ную комбинацию с номером (2 -, Пусть,лнапример, Я =7, Тогда условие р2 к -1 )соблюдается при к = 3.Порядок образования комбинаций в трехразрядном регистре с логической обратнойсвязью показан во второл столбце табл. 1.В этой же таблице указано для рассматриваемого примера соответствие между адре-сами 4,Х и кодами адресов.10 Таблица 1 Трехразрядная комбинация- 4 - 3 101 011 Примечание. 1, 2, 3; 4, 5, 6, 7 - номера разрядов., оВ БХП 6 в одном цикле интегрированияможно записать только одно приращение,На вход ЬУ интегратора может также поступать только одно приращение. Поэтомуадреса А у и А кодируются аналогично35адресуЬХКоды адресов Ад, Аду, Д и кодоперации записаны в ПЗУ 4. Они считываются из куба 21 ПЗУ в регистр 23 иэ40которого информация последовательным кодом через вентиль 24 подается в УУ 8,В начале поступает код операции, который проходит в дешифратор 54, Затем изрегистра 23 поступает код адреса а . Вц45это время цепь обратной связи реккурентного регистра 46 разомкнута, и этот регистр работает в режиме ввода кода адреса, который вводится в него последовательно. Затем из регистра 23 начинает посту Опать код адреса А , В это время цепььуобратной связи реккурентного регистра 45разомкнута ц этот регистр работает в режиме ввода кода адреса. Обратная связьреккурентного регистра 46 замыкается, и 55этот регистр начинает работать в режимедекодирования,За кодом адреса Аиз регистра 23начинает поступать код адреса А . Обратная связь регистра 47 размыкается, и 60 номер. При этом комбинацию иэ к единиц считают последней и присваивают ей номер (2 - 1). Затем с каждым вариантом адЙреса Аа приводят в соответствие определенную к-разрядную .комбинацию, называемую кодом адреса А дх. если единица должна находиться в (, -ом разрядеф-разрядной последовательности, по такому варианту адреса ставят в соответствие к-разрядСемираэрядная последовФгельность с одной единицей (адрес Я ) ) этот регистр работает в режиме ввода кода адреса. Реккурентный регистр 46 продолжает работать в режиме декодирования, Реккурентный регистр 45 также начинает работать в режиме декодирования.Рассмотрим работу реккурентного регистра 46 в режиме декодирования.Цепь обратной связи этого регистра замкнута. Информация в регистре сдвигается влево на один разряд в каждом такте. При этом образуется новая к-разрядная комбинация. Если это комбинация из к единиц, то на выходе схемы фИ 52 появляется единица; в противном случае на выходе схемы 52 появляется ноль.На выходе схемы "И" 52 вырабатывается П. -разрядная последовательность с одной единицей, Причем, единица в этой последовактельности будет цменно на ) -ом месте (2 ) -номер / й -разрядной комбинации, с которой формирователь начал свою работу в режиме декодирования, т, е. номер введенного кода адреса,). Пусть, например, (см. табл. 1) в реккурентный регистр 46 введена комбинация 001, представляющая собой код адреса 0000100. Тогда регистром 46 комбинации будут выработаны в порядке, указанном во втором столбце табл. 2, а последовательность сигналов на выходе схемы "И" 52 будет иметь вид, указанный в третьем столбце этой таблицы.