Цифровой преобразователь координат

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Соаетскнк Соцнапнстнческнх Респубинк(Я)м, кд,з 6 06 Р 7/548 с присоединением заявки йо(23) Приоритет -. Государственный комитет СССР но делам изобретений н открытийДата опубликование описания 151081 явитель 4) ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ КООРДИН где Т - минимальное время необхоМдимое для перемещения луча на экра . не ИКО на расстояние, равное диаметру экрана,с погрешностью установления не более, чем элемент разрешения ИКО. Функционирование известного устройства связано с числом импульсной обработки информации. В этих устройствах на периоде Тик по текущему коду наклонной дальности г положения радиолуча антенны в пространстве и линейному коду угла1 поворота антенны по азимуту, преобразованному в коды 61 иЪ,исо 6 / 1,. осуществляется вычисление текущих прямоугольных координат у и х положения в пространстве радиолуча антенны по формулам(4) 25 Таким устройст ка.осуществ вой круг ра . по кодам 30 г(+) коИзобретение относится к вычис; лительной технике и предназначено для воспроизведения по известным кодам полярных координати г измеряе-. мой величины, ее прямоугольных координат х и у и наобороти в частности может быть использовано в импульсной метеорологической радиолокационной станции в качестве специализирован ного вычислителя системе отображения информации на индикаторе кругового обзора.Известно устройство, которое может быть использовано в качестве преобразователя координат систеьи отображения информации на индикаторе кругового обзора, Для подобных систем отображения информации характерна работа по периодам - циклам То, в . каждом из которых можно,выцелить . 20 двавременных периода (период Тщ прямого хода и период То обратного хода) таких, что:1о их+охогде Г - частота импульсов запусДлительность ТоК определяется временем установления Т индикато иэ соотношения То) Т,(+), Р= Р 1образом, в рассматриваемыхах в течение каждого Тг,кяется формирование цифровой развертки - вычислениеполярных координат ф иов прямоугольных координатвходов которых соединены с выходамипервого и второго датчиков прямоугольных координат соответственно, знаковый выход первого датчика прямоугольных координат соединен с первыми входами блока поразрядного кодирования и сумматора, вторые входы которых соединены со знаковым выходом второго датчика прямоугольных координат и выходом сумматора соответственно, выходы вто- рого и третьего коммутаторов соединены со вторыми группами входов первого и второго. множительных блоков соответственно, тактовые и установоч- ные .входы которых объединены и являются тактовым и установочным входами преобразователя, выходы первого множительного блока соединены с входами первого регистра развертки и первой группой входов вычислительного блока, вторая группа входов которого - соединена а выходами вто рого множительного блока и.входами второго регистра развертки, выходы первого и второго регистров развертки, вычислительного блока и первого и второго множительных бло ков являются выходами преобразователя.2, Преобразователь по п. 1, о т л.и ч а ю щ и й с я тем, что блок управления содержит два элемента ЗО 2 И-ИЛИ, элемент ЗИ-ИЛИ, три триггера, сумматор по модулю два и десять элементов И, причем установочный .вход блока управления соединен с первым входом первого элемента 2 И-ИЛИ второй вход которого соединен с, выходом первого триггера и первым входом первого элемента И, выход которого является первым выходом блока управления и соединен с первым входом элемента ЗИ-ИЛИ и первым и 40 вторым входами второго элемента 2 И-ИЛИ,третий и четвертый входы которого соединены с первым управляющим входом блока управления и выходом второго триггера, первый вход которого соединен с выходом первого элемента 2 И-ИЛИ, первым выходом блока управления и вторым входом элемента ЗИ-ИЛИ, третий и четвертый вход которого соединены со вторым управля ющим входом блока управления, тактовый вход которого соединен со вторым входом первого элемента И и первым входом, второго элемента И, второй вход которого соединен со входом55 третьего элемента И, первым входом четвертогб элемента И, вторым выходом блока управления и выходом пятого элемента И, первый вход которого соединен с вторым входом второго триггера и инверсным выходом перво го триггера, тактовый вход которого соединен с выходом второго элемента 2 И-ИЛИ, пятый и шестой входы которого соединены с выходом третьего триггера и вторым входом пятого злемента И, первый вход запуска блокауправления соединен с входом первого триггера и инверсным входом первого элемента И, первый вход блокауправления соединен с третьим входом первого элемента 2 И-ИЛИ, пятыйвход элемента ЗИ-ИЛИ соединен с третьим выходом блока управления и вы- .ходом четвертого элемента И, второйвход которого соединен с третьимвходом блока управления, шестойвход элемента ЗИ-ИЛИ соединен сшестым выходом блока управления, выходом шестого элемента И, первымвходом седьмого элемента И, выходкоторого соединен с первыми входамивосьмого и девятого элементов И,вторйе входы которых соединены с -,входом сумматора по модулю два, вы-,ходы восьмого и девятого элементов Иявляются соответственно седьмюм ивосььим выходами блока управления,десятый выход которого соединен стактовым входом третьего триггераи выходом десятого элемента И, первыйвход которого соединен с инверснымвходом шестого элемента И,.инверснымвходом третьего элемента Й и четвертым входом блока управления, пятыйвход которого соединен со вторымвходом седьмого элемента И, вход шестого элемента И соединен с выходомвторого элемента И и вторым входомдесятого элемента И, выход третьегоэлемента И является четвертым выходом блока управления, выход элементаЗИ-ИЛИ является пятым выходом блокауправления, второй вход запуска блока управления соединен с входомтретьего триггера, второй и шестойвходы блока управления соединены свходами сумматора по модулю два. 3. Преобразователь по п. 1, о т л и ч а ю щ и й с я тем, что вычислительный блок содержит два сумматора, группу элементов НЕ, элемент НЕ и элемент ИЛИ, причем первая группа входов вычислительного блока соединена с первыми группами входов первого и второго сумматоров, вторая группа входов вычислительного блока соединена со второй группой входов первого сумматора и через группу элементов НЕ со второй группойвходов второго сумматора, выходы которого подключены к входам элемента ИЛИ,выход которого является первым выходом вычислительного блока, группойвыходов которого являются выходы первого сумматора, вход переноса второго сумматора соединен с выходом элемента НЕ и первым входом знака первого сумматора, второй вход знака которого соединен со входом элемента НЕ и входом логического нуля вычислительного блока, выход знака второго сумматора является вторым выходом вычислительного блока.Источники информации,принятые во внимание при экспертизе1. Задубовский И.И., Красноголовый Б.Н. цифровой генератор радиально".круговой развертки. Известия ВУЗОВ, Радиоэлектроника т. 17, 9 2,1974,2. Авторское свидетельство СССРпо заявке 9 2513089/24,кл. 6 06 Г 15/20, 01,80.77. (прототип) ..За илиал ППП "Патент", г. Ужгород, ул. Проектная,049/75 ВНИИПИ Го по дел 113035, МосПодписикомитета СССРи открытийская наб., д. 4/5у и х, Причем, координаты у и х вы-рабатываются первоначально в числоимпульсных кодах ЧНЗУ и ЧИКХ,.таккак именно число-импульсная обработка информации позволяет получить наибольшее быстродействие при Формировании цифровой круговой развертки.5В дальнейшем вычислительный процесс12) в течение т приг г(+),и постоянномбудем называть Формированиемразвертки по углу р 110В известном устройстве число-импульсные коды х и у генерируются одновременно и поступают на цифроаналоговые блоки, которые Формируютв течение Тп, сигнжлы, управляющиеположением луча на экране индикаторав соответствии с положением радиолуча антенны в пространстве. ОднакоФункциональные возможности этогоустройства не высоки, так как в нихне предусмотрена работа с датчиком фцифровых координат маркера.Известно также устройство, вкотором имеется возможность. работы сдатчиком цифровых координат маркера 1 1. Но оно имеет невысокий 25коэффициент использования .оборудования, так как его Формирователь цифровой круговой развертки и датчиккодов цифровых координат маркеравыполнены независимо, т.е. без уче- .З 0. та друг друга.Наиболее близким к предлагаемомупо технической сущности является устройство, содержащее первый.и второйдатчики полярных координат, первыйкоммутатор, генератор синусно-косинусных Функций, блок управления, первый и второй датчики прямоугольных,координат, первый и второй множительные блоки, первый и второй регистрыраэверток, блок поразрядного кодирования и сумматор, причем. выходыблока поразрядного кодирования соединены с первой группой входов первого коммутатора, вторая группа входов которого соединена с выходами пер вого датчика полярных координат,выходы первого коммутатора соединены с группой входов генератора синусно-косинусных функций, первая и.вторая группы выходов которого соедииены с первыми группами входов соответственно первого и второго множительных блоков, управляющий входйервого коммутатора является входомпреобразователя 3.55 Недостатком известного устройстваявляется низкое быстродействие,Цель изобретения - повышение быстродействия.60Поставленная цель достигается темчто в устройство,.содержащее первыйи второй датчики полярных координат,первый коммутатор, генератор синусно-косинусныхфункций, блок управления, первый и второй датчики прямоугольных координат, первый и второй .множительные блоки, первый и второй регистры разверток, блок поразрядного кодирования и сумматор, причем выходы блока поразрядного кодирования соединены с первой группой входов первого коммутатора, вторая группа входов которого соединена с выходами первого датчика полярных координат, выходы. первого коммутатора соединены с группой входов генератора синусно-косинусных функций; первая и вторая группы выходов которого .соеди 4- нены с первыми группами входов соответственно первого и второго множительных блоков, управляющий вход пер"вого коммутатора. является входом преобразователя, дополнительно введены второй и третий коммутаторы и вычислительный блок, причем установочный, тактовый,:первый и второй управляющий входы блока управления являются входами преобразователя, первый, второй, третий и четвертый входы блока управления соединены соответственно с. синхронизирующим выходом первого множительного блока, первым, вторым и третьим управляющими выходами блока поразрядного кодирования, пятый и шестой входы блока управления соединены с перЪым и вторым управляющими выходами вычислительного блока, первый и второй входы запуска блока управления являются входами преобразователя, второй вход запускаблока управления соединен с установочным входом блока поразрядного Кодирования, первый выход блока управления соединен с суммирующим вхо дом второго датчика полярных координат, управляющий вход которого является входом преобразователя, второй вход блока управления соединен с управляющими входами второго и третьего коммутаторов, третий выход блокаф суправления. соединен с первым управляющим входом гененатора .синусно-коси-. нусных функций и управляющими входами первого и второго множительных.блоков, четвертый выход .блока управления соединен со вторым управляющим входом генератора синусно-косинусных функций, пятый выход блока управления соединен с входами записи.первого и второго регистров развертки, шестойседьмой и восьмой выходы блока управления соединены соответственно. с входом импульса конца кодирования, входом импульса уменьшения кода и входом импульса увеличения кода блошка поразрядного кодирования, девятый и десятый выходы блока управления.являются выходами преобразователя, первый и второй знаковые выходы генератора синусно-косинусных функций соединены со знаковыми входами соответственно первого и второго регистров развертки, суммирующиевходы которых соединены с число- импульсными входами соответственно первого и второго множительных блоков, синхронизирующий выход второго множительного блока. является выходом преобразователя, выходы второго датчика полярных координат соединены с первыми группами входов второго и третьего коммутаторов, вторые груп пы входов которых соединены с выходами первого и второго датчиков прямоугольных координат соответствен но, знаковый выход первого датчика 1 прямоугольных координат соединен с первыми входами блока поразрядногокодирования и сумматора, вторые входы которых соединены со-знаковымвыходом второго датчика прямоугольных координат и выходом сумматора .соответственно, выходы второго итретьего коммутаторов соединены совторыми группами входов первого ивторого множительных блоков соответственно, тактовые и установочныевходы которых объединены и являютсятактовым и установочным входами преобразователя, выходы первого множи-"тельного блока соединены с входами первого регистра развертки и первойгруппой входов вычислительного блокавторая группа входов которого соединена. с выходами второго множительног блока и входами второго регистра развертки, выходы первого и второго регистров развертки, вычислительногоблока и первого и второго множительных блоков являются выходами преобразователя.Блок управления содержит.два элемента 2 И-ИЛИ элемент ЗИ-ИЛИ, три триггера, сумматор по модулю и десять элементов И, причем установочный вход блока управления соединен с первым входом первого элемента 2 ИИЛИ, второй вход которого соединен с выходом первого триггера и первым входом первого элемента И, выход,которого является первым выходом блока управления и соединен с первым входом элемента ЗИ-ИЛИ и первым и вторым вхо дами второго элемента 2 И-ИЛИ, третий четвертый входы которого соединены с первым управляющим входом блока управления и выходом второго триггера, первый вход которого соединенс выходом первого элемента 2 И-ИЛИ, первым выходом блока упраВления и вторым входом Элемента ЗИ-ИЛИ, третий и четвертый вход которого соединены со вторым управляющим. входом блока управления, тактовый вход которого соединен со вторым входам первого элемента И и первым входом второго элемента И, второй вход которого соединен со входом третьего элемента И, первым входом четвертого элемента И, вторым выходом блока управления и выходом пятого элемента И, первый вход которого соединен с вторым входом второго триггера иинверсным выходом первого триггера,тактовый вход. которого соединен свыходом второго элемента 2 И-ИЛИ, пятый и шестой входы которого соединены с выходом третьего триггера и вто- рым входом пятого элемента И, первый вход. запуска блока управлениясоединен с входам первого триггера иинверсным входом первого элемента И,первый вход блока управления соединенс третьим входом первого элемента. 2 И-ИЛИ, пятый вход элемента ЗИ-ИЛИсоединен с третьим выходом блока управления и выходом четвертого элемента И, второй вход которого соеди"155 нен с третьим входом блока управле-ния, шестой вход элемента ЗИ-ИЛИ соединен с шестым выходом блока. управления, выходом шестого элемента И,первым входом седьмого элемента И,2 О выход которого соединен с первымивходами восьмого и девятого элементов И, вторые входы которых соединены с выходом сумматора по модулю два,выходы восьмого и девятого элементовИ являются соответственно седьмыми восьмым выходами блока управления,десятый выход которого соединен с тактовым входом третьего триггера и выходом десятого элемента И, первый о З вход которого соединен с инверснымвходом шестого элемента И, инверснымвходом третьего элемента Й и четвертым входом блока управления, пя.тый вход которого соединен со вторымвходом седьмого элемента И, вход шестого элемента И соединен с выходомвторого элемента И и вторым входомдесятого элемента И, выход третьегоэлемента И является четвертым выходом блока управления, выход элемента 40 ЗИ-ИЛИ является пятым выходом блока управления, второй вход запускаблока управления соединен с входомтретьего триггера, второй и шестойвходы блока управления соединены с 4 входами сумматорапо модулю два.Вычислительный блок содержит двасумматора, группу элементов НЕ, эле-. и мент НЕ и элемент ИЛИ, прйчем перваягруппа входов вычислительного блока соединена с первыми группами вхо 4- дов первого и второго сумматоров,вторая группа входов вычислительного блока соЕдинена со второй группойвходов первого сумматора и черезгруппу элементов НЕ со второй груп"лай входов второго сумматора, выходыкоторого подключены к входам элемента ИЛИ, выход которого являетсяпервым выходом вычислительного блока, группой выходов которого являют ся выходы первого сумматора, входпереноса второго сумматора соединен .с выходом элемента НЕ и первым вхоом знака первогосумматора, второйход знака которого соеДинен со входом элемента НЕ и входом логическаго нуля вычислительного блока, выход знака второго сумматора является вторым выходом вычислительного блока.На фиг. 1 представлена блок-схема устройства; на Фиг. 2 и 3. блоксхема блока управления и вычислительного блока.Устройство содержит датчики 1 и 2 полярных координат, датчики 3 и 4 прямоугольных координат, генератор синусно-косинусных функций 5, коммутаторы 6, 7 и 8, сумматор 9, блок поразрядного кодирования 10, множи,тельные блоки 11 и 12, регистры 13 и 14 развертки, вычислительный блок 15, блок управления 16, управляющие входы 17 и 18 первого коммутатора и второго датчика полярных координат, тактовый вход 19 множительных блоков,.установочный вход 20 , устройства, :входы 21-31 блока управления, выходы 32-39 блока 20 управления, входы 40 и 41 первой и второй групп первого коммутатора, входы 42 и 43 первой и второй групп второго коммутатора, входы 44 второй группы третьего коммутатора, выходы д 45 первого коммутатора, выходы 46 и 47 первой и второй груйп генератора Функций, выходы 48.и 49 второго и третьего коммутаторов, выходы 50 и 51 знака. первого и второго датчиков прямоугольных координат, выход 52 сумматора, выход 53 число-импульсного кода первого множительного блока, выход 54 знака синуса генератора Функций, выходы 55 первого множительного блока, выход 56 числоимпульсного кода, выход 57 знака косинуса генератора функций, выходы 59 вычислительного блока, выходы бб и 61 перного и второго регистров развертки, .выход 62 синхронизации второго мно жительного блока, выходы 63 и 64 блока управления. Блок управления содержит тригге-. ры 65-67, суьщатор 68 по модулю два, 45 логические элементы 69-81.Вычислительный блок содержит группу 82 элементов НЕ, первый и второй сумматоры 83 и 84, элемент ИЛИ 85 и элемент НЕ 86.Сумматоры 9 и 71 одинаковы и каждый из них реализует операцию суммирования по модулю два двух логических переменных. Каждый из датчиков 1, 2 или 3, 4, в простейшем случае представляет собой или счетчик или регистр, а в более сложных случаях в,датчике может иметься несколько регистров счетчиков и коммутатор. Генератор функции 5 выполнен на основе цифрового синусно-косинусного 60 преобразователя. Коммутаторы 6 7 и 8 одинаковы и каждый из них содержит (и+2)=12 элементов 2 ИИ-ИЛИ и .инвертор и работает так, что в зави симости от значения логического сиг-вала на управляющем входе, коммутатор пропускает на выходы сигналы кода с первой или второй групп входов коммутатора. Регистры 13 и 14 одинаковы и каждый из них содержит триггер знака и счетчик, в который может приниматься информация как числоимпульсным, так и параллельным кодом. Преобразователь выполнен на базе потенциальных цифровых элементов, триггеры которой переключаются в некоторые моменты времени после окончания импульсов на их синхронизирующих входах. Преобразователь мэжет выполнять как первое преобразование - воспроизведение по (и+2) разрядному коду Р и и-разрядному коду г(и+1)-разрядных кодов у и х так и второе преобразование - воспро.- изведение по (и+1)-разрядным кодам у 2 и х 2 (и+2)-разрядного кода Ъ 2 и и-разрядного кода г 2. Вес старшего разряда кода Р равен Ф , а старшие разряди у кодов у и х знаковые. Коды у, х и г прямые и нормированы так, что каждому из них соответствует и-разрядное - двоичное число (т.е. число у, х и г) ьюдуль которого сюжет изменяться в пределах 0 - 1 -2-И с весом младшего разряда 2Выполнение в преобразователе первого пре образования основано на одновременном решении по формулам (2 ).Второе преобразование выполняется. в преобразователе за (и+1) тактов. Первые и тактов второго преобразования являются тактамк поразрядного кодирования для нахождения угла ю+ такого, для которого наиболее точно выполняетсяприближенное равенствоЯС 05 Ъ -Х 251 ИЪ+0 (3) где и+ - угол, (и+2) -разрядный,ф код которого снимается с группы выходов 41 блока поразрядного кодирования 10 в (и+1)-ом такте второго преобразования. 41 ри точном выполнении равенства (3Р 2в (и+1)-ом такте второго преобразования находится код координаты. г 2 в соответствии с Формулой 12=1251 иф 2. +Х 2 со 5 р 2 (4) В процессе работы преобразователя коды у 2 и х 2, а также все результаты первого преобразования .(коды у и х) могут быть сняты как с групп выходов 60 и 61 регистров 13 и 14, так и с разрядных входов этих. регистров, т,е.знаковые разряды с выходов 54, 57 генератора Функций 5, остальные разряды с групп выходов 55 и 58 множительных блоков 11 и 12 соответственно. Результат второго вычислениякод2 и код г 2 снимаются .с.группы выходов 41 блока поразрядного. кодирования 10 и с группы выходов 59 вы(11)45где(Г 48)и (Г 49), - разрядные цифрыстаршего и-го разряда кода Г 48и кода Г 49 соответственно.В правых частях выражений (10) н 50 (11) вторые слаГаеьые ЯвлЯютсЯ корректирующнмн и именно с их помощьюпри ИЗЗ=П 34=1 получаем Г 55= / у 2/ иГ 58 = /х 2/.Во время каждого ТГ в регистремножительного блока 11 (12) содержится код 191 и/э/ (/Соь/Э/) шести старшихразрядов кода /чи/Э/ОсозР/), а на чис-.ло-импульсный умножнтель поступаютимпульсы ПИ 19, представляющие собойна периоде Тг, число-импульсный код 0 г(+), каждый импульскоторого имеет вес2-", Поэтому во время каждого Тихмножительный блок 11 по кодам /э 1 И/Э/и г(+) вырабатывает на выходе 53 чис-,ло-импульсный код функции Г 53, амножительный блок 12 по кодам соь//"г а с группы выходов 44 датчика 4код /х 2/.Коммутатор 8 по сигналу ПЗЗи кодам г и /х 2/ на группе выходов числительного блока 15 соответственно.Предлагаемый преобразователь предусматриваетвозможность программного выполнения во времени первогои второго преобразований с приоритетом для первого преобразования. Прог рамма работы преобразователя осуществляется по приходящим на входы 17, ,24 и 25 управляющим логическим сигналам П 17, А 24, П 25, на входы 18 и 20 - установочным импульсам И 18 и И 20, на вход 19 - последова тельности импульсов ПИ 19, на вход 21 - тактовым импульсам ТИ 21 и на входы 22 и 23 - импульсам запуска И 22 и И 23 первого и второго преобра- ,зований соответственно. Каждый из входных импульсов (исключение, могут составить только импульсы ПИ 1 Щ) обязательно совпадает по времени с одним из импульсов ТИ 21. Длительность каждого из импульсов ТИ 21 или ПИ 19 выбрана по возможности наиболее короткой, но и достаточной для того, чтобы обеспечить надежное срабатывание цифровых схем преобразователя, Для импульсов ПИ 19 характерно также и то; что они поступают на преобразователь. только в течение периода ТиВ процессе работы блок управления 16 вырабатывает на выходах 32, 36, 37, 38, 39, 63 и 64 импульсы И 32, И 26, И 37, ИЗ 8, И 39, И 63 И 64, а на выходах 33, 34 и 35 - логические управляющие сигналы ПЗЗ, П 34 и П 35. Сигнал П 17 управляет работой коммутатора 6, а сигнал ПЗЗ - работой коммутаторов 7 и 8.На коммутатор 6 поступают с входа 17 преобразователя сигнал П 17, .с группы выходов 40 датчика 1 - код угла /Э 1 а с группы выходов 41 блока поразрядного кодирования 10 - код угла Я . Коммутатор 6 по сигналу П 17 и кодам 1 и / на группе выходов 45 вырабатывает код угла (Ьта- кой. что На коммутатор 7 поступает с выхода 33 блока управления 16 сигнал ПЗЗ, с группы выходов 42 датчика 2 - . код г, а с группы выходов 43 датчика 3 - код /у 2/. Коммутатор 7 по сигналу ПЗЗ и кодам г и /у 2/ на группе выходов 48 вырабатывает код функции Г 48 в соответствии с выра- жением Г 48=ПЪЗ" +ПМУх/ (6) 19 вырабатывает код функции Г 49 всоответствии с выражением.Е 49 =ПЯ+ ПЭЯ Х 2/ (7)С группы выходов 45 коммутатора 6 5код 3 поступает на входы аргументагенератора Функции 5, на управляющиевходы которого с блока управления 16поступают снгналы ПЗ 4 и П 35. Генератор функций 5 по кодувырабатывает 1 Она выходе 54 знаковый разряд кодаа на выходе 57 - знаковый раэря кода СОВ/Э. Кроме того, генераторфункций 5 по коду /Ь и сигналам П 34и П 35 вырабатывает на группах выхо-,дов 46 и 47 и-разрядные коды функций 15 Г 46 и Г 47 в соответствии с выражениямиЕ 46 =П 34(ПМ/1 И //ПЗБ/С 05 Ь/)++ПЪ 4 0-2 ф)С генератора функций 5 коды Г 46и Г 47 поступают на первые группывхсдов множительных блоков 11 и 12,на вторые группы входов которых скоммутаторов 7 и 8 поступают кодыГ 48 н Г 49 соответственно. Кроме тогоТна корректирующие входы множительных блоков 11 н 12 подается с блока ЗО управления 16 сигнал П 34, а на установочные и тактовые входы - соответственно И 20 и ПИ 19 с входов 20 и 19.Множительный блок 11 по кодам Г 46н Г 48 и сигналу П 34 вырабатывает на 35 группе выходов 55 код функции Г 55,а множительный блок 12 по кодам Г 47и Г 49 и сигналу П 34 - код функцииГ 58В связи с этим работу параллельных умножителей 65 множительных бло ков 11 и 12 ммкно записать выражени- ями(13) Г 59 = Г 55 + Г 58 на выходе ЗО - логический сигналИЗО (ПЗО=О, если Г 55 =Г 58, и П 30=1,если Г 55 Ф Г 58); на выходе 31,- ло- щ 0гический сигнал П 31 (П 31=0, еслиГ 55 зГ 58 и П 31=1, если Г 55 Г 58).В работе преобразователя можно выделить вычислительный такт Т, длительность которого не меньше, чемдлительность переходных процессов . 45в преобразователе при изменении сиг 4 фнала П 1700 на сигнал П 17=1, илинаоборот,Для выполнения в преобразователевычислительного такта на блок 50управления 16 поступают импульсыТИ 21, период частоты следования которых равен Т и выбран из соотношения Тйгф+ й змнье+ 3646 ), (14) 55 где йГ - длительность. переходных процессов в генераторе функций 5 при вычислении Г 46 и Г 47; йь - длительность йереходных процессов параллельного умножителя множитель- ф ного блока 11 (12); сВ - длительность переходных процессов вычислительного блока 15.С учетом изложенного рассмотрим работу преобразователя во времени при и г(+) вырабатывает на выходе 56 число-импульсный код функции Г 56.На выходе 26 (62) множительного блока 11 (12) вырабатывается число- импульсным умножителем синхрониэирующий импульс по каждому шестьдесят четвертому импульсу ПИ 19, так как число-импульсный умножитель шистиразрядный и имеет длительность цикла умноженияравнуюТ = 2 Тлщ 9, (12)Угде Тп 9 - период частоты следования импульсов ПИ 19.В момент генерации И 26 (И 62) на выходе 53 (56) множительного блока 11 (12) импульс Р 53 (Г 56) никогда не вырабатывается, что обусловлено спецификой работы число-импульсного умножителя,С множительного блока 11 число импульсный код Г 53 и код Г 55 поступают на суммирующий и разрядные входы регистра 13, на вход знакового разряда которого с генератора функций 5 поступает сигнал П 54. Аналогично с множительного блока 12 число-импульсный код Г 56 и код Г 58 поступают на суммирующий и разрядные входы регистра 14, на вход, знакового разряда которого с генератора функ;- ций 5 поступает сигнал П 57. Кроме того, коды Р 55 и Г 58 соответствен но поступают на первую и вторую группы входов вычислительного блока 15Вычислительный блок 15,функционирует так, что на группе выходов 59 вырабатывает код функции выполнении такой программа, котораянаиболее полно характеризует устройство и позволяет сравнить его спрототипом. Пусть программа начинается в некоторый момент начала периода ТОХ , когда преобразователь невыполняет никаких вычислений, т.е.триггеры 65-67 блока управления 16находятся в фО", на тактовые входымножительных блоков 11 и 12 импульсыПИ 19 не поступают, а в памяти преобразователя содержится информация,обусловленная программой его работыв предыдущие моменты времени. Пустьв некоторый момент времени рассматриваемого То на преобразователь поступают сигналы П 17=П 24=0, П 25=1 ипо одному импульсу И 18 и И 22. Тогдапо И 18 датчик 2 вырабатывает кодг=О, а по И 22 триггер 65 устанавливается в "1 ф и начинается вычислительный такт при П 17=П 24=ПЗЗ=ПЗ 4=0 иП 25=1. Поэтому к концу такта множительный блок 11 вырабатывает кодГ 55=(у,= О, множительный блок 12код Г 58 = . х = О, а генераторфункций 5 - знаковые разряды кодову и х, т.е. П 54 = Зну =Зн,вп/3 иП 57=3 н.х=Зн.сов)в и функции . Г 46 =/ в 1 пфи Г 47 = /совфВ конце данноготакта блок управления 16 еа выходе63 генерирует импульс И 63, а навыходе 36 импульс И 36 по Й 63, таккак П 25=1. По И 36 производится записькода у=О в регистр 13 и кода х=О врегистр 14. Кроме того, по данномуИ 63 на преобразователь приходит импульс И 20 и поступает на один извходов блока управления 16 и установочные входы множительных блоков11. и 12, По И 2 И в множительном блоке11 (12) число-импульсный умножительустанавливается в фОф, а в егорегистр записывается код/в.1 п 3 / совр/Блок управления 16 по каждому И 20генерирует ИЭ 2, который поступаетна суммирующий вход шестого младшего разряда датчика 2. После окончания данного И 32 датчик 2 вырабатывает код г(Т) = 642 ф. После окончания рассмотренного такта на преоб-"разователь поступает сигнал П 25=0и запрещает формирование И 36 по И 63.Начинается следующий, такт;: к концукоторого иа входах регистра 13 устанавливается код у=64 2 " в 1 о)ъ, а навходах, регистра 14 - код х = 64 2 "совф, Если в течение последующеговремени рассматриваемого периодаТОникаких больше изменений не,происходит, то преобразователь при П 24 П 25=0 не реагирует на последующиеИ 63 и подготовлен к. формированию развертки по углу=1,формирование развертки происходитпо импульсам ПИ 19, которые поступают на тактовые входы множительныхблоков 1 и 12 в течение всего периоОбычно для систеьи отображения инФормации период Т выбирается из условияТрТпи 49с 2 И.Так как ТЛИ 9 Ъ Т+, то.(16) где Т - минимальный пе.эиод следования импульсов ПИ 19, определяевий быстродействием число-импульсного умножителя. 45 50 В предлагаемом преобразователе вычисленный цикл Т число=импульсного умножителя выполняет условиеТ 64 Т = 4 Т (17). Из (17) следует, что в предлагаемом преобразователе эа время каждого Т можно выполнить не менее четырех вычислительных тактов Т, а длительность преобразования полных кодов 60 да Тх. Поэтому в течение ТпХ МнОжительные блоки 11 и 12 по ПИ 19 генерируют число-импульсные коды 53 и 56соответственно, Импульсы Г 53 суммируются регистром 13, а импульсы Р 56регистром 14.После качала Т через время иум, 5левого цикла Т множительный блок11 112) на выходе 26 (62) генерируетпервый И 26 (И 62). По И 26 блок управления 16 вырабатывает по одному импульсу И 32 и И 36. По первому И 36происходит запись в регистр 13 кодаУТу), а в регистре 14 - кода х(Т,) .В некоторый момент после окончанияпервого И 32 датчик 2 генерирует кодгг (2 Ту) 2 642 ф, а на входах 5регистров 13 и 14 соответственно устанавливаются коды у(2 Т)и х(2 Ту)В течение каждого из циклов Тупериода Тх работа преобразователяаналогична. Следовательно, в течение ф-го цикла Т у периода ТХ на"Ю =ЬИ 2 +2 1 ч(-ст,)5 и(ьХ(Ф) фЬФ 2 +2 фй(-1 УТ ЦСОЯ (15)где ц - номер (0,1,2 ) цикла Туна периоде Тв, с - текущее времяиа периоде ТХ такое, что ОйсТих,й(с,ц Ту) - число импульсов ПИ 19,поступивших на множительные блоки11 и 12 на ц-Ьм цикле Т в интервале,времени от цТч до с периода Т.Процесс,(15) формирования развертки по углу Р, продолжается до техпор, пока на множительные блоки 11и 12 поступают импульсы ПИ 19. ПериодТ заканчивается в момент оконча- , 40ния импульсов ПИ 19 и начинается пе-риод То,полярных координат в прямоугольные координаты определяется выражениемт 1 = 16 Т , (18)Рассмотрим работу преобразователя при выполнении второго преобразователя, в котором осуществляется воспроизведение по кодам у 2 и х 2 кодов 32 и г 2.Коды у 2 и х 2 вырабатываются датчиками 3 и 4 соответственно. Старшие разряды у датчиков 3 и 4 знаковые. Поэтому старший (я+2)-ой разряд кода 2 совпадает со знаковым разрядом кода У 2, т,е. (Р 2) =Зн, у 2=П 50, а (и+1)-ый разряд кода2 вырабатывается на выходе 52 сумматора 9 как сумма по модулю два логических значений знаковых разрядов датчиков 3 и 4, т.е.(Р 1) =П 52 =П 50 Ю П 54=3 Н Ч 2 Ю ЗН Х 2 Остальные п младших разрядов кода 2 определяются за и тактов поразрядного кодирования, после чего в (и+1)-ом такте второго преобразования определяется код г 2, Преобразо-, ватель позволяет производить второе преобразование как на периоде Ток так и на периоде ТХ.Рассмотрим выполнение второго преобразования только на периоде ТХ,. адля выполнения второго преобразования на периоде Т 1,Х укажем только отличия.,Пусть запУск второго вычисления происходит в момент начала не- . котоРого пеРиоДа ТоХ, когДа тРиггеры 65, 66 и 67 находятся в фОф, и на преобразователь поступает сигнал П 1701 и импульс И 23. Тогда на И 23 триггер 67 устанавливается в "1", а блок поразрядного кодирования 10 - в состояние первого такта кодирования. Блок поразрядного кодирования 10 содержит (и+2)-разрядный выходной регистр,(п +1)-разрядный распределитель импульсов и дешифратор, который с помощью распределителя имцульсов управляет переключением и младших разрядов выходного регистра по алгоритму поразрядногО кодирования. Распределитель импульсов выполнен на сдвиговом регистре, в котором в лю- бой момент времени только один из триггеров может находиться в "1 ф. На блок поразрядного кодирования 10 поступают с датчика 3 сигнал П 50= (92)и+ь с сумматора 9 - сигнал П 52=(2)+ , с входа 23 преобразо- вателя - импульс И 23, а с блока управления 16 - импульс И 37 конца такта кодирования, импульс И 38 уменьшения кода и импульс И 39 увеличения кода. По И 23 блок поразрядного кодирования 10 устанавливается в состояние первого такта кодирования, при котором его распределитель находит ся в состоянии 100, а его выходной регистр в состоянии, соответствукицем углу4 = ф 2)ИЯ 1+(Рг)И+,1 В/2+В 4.В процессе выполнения второгопреобразования распределитель производит распределение блока поразрядного кодирования импульсов И 38 и И 39таким образом, что в каждом )-омтакте кодирования осуществляет переключение триггеров выходного регисра так, что в выходном регистре по 0Й 38 триггер разряда (и+1)- ) иразряда (и- устанавливаются вфО" и в п 1"соответственно, а о И 39триггер разряда (и+1)- ) остается в состоянии ф 1" и триггер разряда (и) переключается из "Оф в "1",В процессе второго преобразованияблок поразрядного кодирования 10вырабатывает на выходе 28 признакИ 28 первого такта кодирования, на 20выходе 29 - признак П 29 . (и+1)-готакта второго преобразования, на выходе 27 - (и+1)-ый разряд кода )2а на группе выходов 41 - код , Втечение второго преобразования на щпреобразователь поступает сигналП 17=1, а блок управления 16 вырабатывает сигналы П 3301, П 28=П 34,П 35=П 29. Второе преобразование запускается по И 23, по которому начина- ррется первый такт кодирования. В тече.ние первого такта кодирования .блок.поразрядного кодирования 10 вырабатывает сигналы П 28=1, П 29=0, П 27=(Р 2)и+1 и код Я=1. В конце каждоготакта, второго преобразования, кромепоследнего (и+1)-го такта, блок управления 16 по ТИ 21 генерирует импульс И 37 конца такта кодирования.К концу первого такта кодированияП 17=ПЗЗ=ПЗ 4=П 35=1 вцрабатываются 40/у 2/ с /х 2/, В конце первого тактакодирования блок управления 16 по И 37 рпри П 25=1 генерирует И 36, по которому в регистры 13 и 14 заносятся коды у 2 и х 2 для отображения через время Т координатной точки (у 2, х 2).Кроме того, в первом такте, какв любом другом такте поразрядногокодирования, блок управления 16 поИ 32 при П 30=1 генерирует И 38 либоИЗ 9. Причем, при ПЗО=О И 38 и И 39не вырабатываются, так как 1 = 1 э 2при П 30=1 и П 27 + П 31=1 вырабатывается И 38, означая, что Я/ 2 приП 30=1 и .П 27 П 31=0 вырабатывается И 39,означая, чтойсИПоэтому в конце каждого )-го тактапоразрядного кодирования по И 38(или И 39) для последуацего (1+1)-го такта второго преобразования устанавливается код у с ) (или у+).Каждый /-й такт кодирования при 1 сап отличается от первого такта только тем, что в этих тактах управление работой генератора Функций 5 производится по сигналам П 34=0 и П 35=1.Поэтому к концу )-го такта кодирования (при 1 бп) вычислительный блок 15 вырабатывает сигнал ПЗО ПЗО=О, если у 2 сов=х 2 в 1 п 1 и Й 30=1 если у 2 совъ 3 Фх 2 в 1 пр 3 и сигнал П 31 ( П 31=0, если / у 2 совРффв 1 пр) и П 31=1, если/х 2 со вЩ(х 2в 1 п Я) .Следовательно, после и тактов второго преобразования на группе выходов 41 блока поразрядного кодирования 10 вырабатывается код фи=)У 2 и начинается последнии(п+1)-й такт второго,преобразования, в котором блОк управления 16 для Генератора функций 5. вырабатывает сигналы П 34= ПЗ 5=0. Поэтому к концу преобразования на группе выходов 59 вычислительного блока 15 вырабатывается кодЕ 59 = 2 =124 И Ь 2+ Х 2 СОЯЬ 2В конце второго преобразования блок управления 16 генерирует И 64 конца преобразования. Импульс И 64 поступает на счетный вход триггера 67 и на выход для осуществления съема с преобразователя кодов 2 и г 2.,В некоторый момент после окончания И 64 триггер 67 переключается в фО". На этом цикл второго преобразования заканчивается, а следукщий цикл начинается с приходом очередного И 23.Длительность цикла второго преоб- РазованиЯ на пеРиоДе ТОХ составлЯетТ 2 =(И+ Т=(И+ И 16 Т) (19)Как уже отмечалось, второе преобразование может также проводиться на периоде ТМ, т.е. одновременно с формированием развертки. Отличие в выполнении второго преобразования на периоде Т Х от выполнения его на периоде ТоХ заключается в том,. что за время до окончания очередного те+.- /ущего цикла развертки ТЭ , не мень-.- ше, чем Т, с выхода 37 блока управления 16 снимается импульс с окончания некотороготакта второго вычисления. По И 37 на преобразователь поступает сигнал П 17=0 и очередной И 22, который устанавливает триггер 65 в "1", Триггер 65 состоянием "1" производит. прерывание в выполнении второго преобразования и осуществляет в преобразователе первое преобразование по полным кодам т.е. по коду 5 и, коду г щ (ц+1) 642 . к моменту окончания о-го цикла Ту развертки. В момент окончания ц-го цикла Т развертки множительный блок 1117 18873239 Формула изобрЕтения 50 образователя, первый и второй знаковые выходы генератора сннусно-косинусных функций соединены со знаковыми входами соответственно первого ивторого регистров развертки, суммирующие входы которых соединены с числоимпульсными входами соответственнопервого и второго множительных блоков, синхрониэирующий выход второгомножительного блока является выходомпреобразователя, выходы второго датчика полярных координат соединеныс первыми группами входов второго итретьего коммутаторов, вторые группы генерирует И 26, по которому блокуправления 16 переводит преобразователь на Формирование ц+1)-го.цикларазвертки, т.е. генерирует И 32 иИ 36. В блоке управления 16 по каждому И 32, если триггер 65 находится в"1"., триггер бб устанавливается в"1 ф разрешают прохождение на счетный вход триггера 65 очередного импульса И 63, который во времени может как совпадать, так и не совпадать 0с И 26. После окончания импульса насчетном входе триггера 65, триггер65 переключается в "Оф и разрешаетпродолжение выполнения второго преобразования. 15В зависимости от соотношения между Т и Т междупрерываниями происходит выполнение не менее трех тактоввторого преобразования 17, послечего по соответствукщему Й 37 производится очередное прерывание второго преобразования для выполнения,перехода по И 26 к следующему циклуТу формирования развертки и т.д,При применении предлагаемы способ 25реализуется преимущЕственно для п=10.Поэтому произведем для п=10 сравнение быстродействия заявляемого преобразователя с известным получаемТих пРот сии 2 ) 3020)пх юю шпрот /Т( -6 Ф(21) Т 2 прот/Т 2 -64 (22).35Следовательно, сравниваемые объекты имеют одинаковое быстродействие при формировании развертки 20, а при преобразованиях по полным кодам координат заявляемый преобразователь имеет примерно в 64 раза более высокое 40 быстродействие, чем известный. При реализации сравниваемых объектов для п=10, например на базе цифровых микросхем серии 133, объем оборудования предлагаемого преобразователя 45 примерно в 1,5 раза больше, чем объем оборудования известного. 1. Цифровой преобразователь координат, содержащий первый и второй датчики полярных координат, первый коммутатор, генератор синусно-косинусных Функций, блок управления, первый и второй датчики прямоугольных координат, первый и второй множительные блоки, первый и второй регистры разверток, блок поразрядного кодирования и сумматор, причем выходы блока 60 поразрядного кодирования соединены с первой. группой входов первого коммутатора, вторая группа входов которого соединена с выходами первого датчика полярных координат, выходы первого коммутатора соединены с группой входов генератора синусно-коси-. нусных функций, первая и вторая группы выходов которого, соединены с первыми группами входов соответственно первого и второго множительных блоков, управляющий вход первого коммутатора является входом преобразователя, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в него введены второй и третий коммутаторы и вычислительный блок, причем установочный, тактовый, первый и второй управляющий входы блока управления являются входами преобразователя, первый, второй, третий и четвертый входы блока управления соединены.соответственно с синхронизирующим выходом первого множительного блока, первым, вторым и третьим управляющими выходами блока поразрядного кодирования, пятый и шестой входы блока управления соединены с первым и вторым управляющими выходами вычислительного блока, первый и второй входы запуска блока управления,являются входами преобразователя, второй вход запуска блока управления соединен с установочным входом блока поразрядного кодирования, первый выход блока управления соединен с суммирующим входом второго датчика полярных координат, управляющий вход которого является входом преобразователя, второй выход блока управления соединен с управляющими входами вто рого и третьего коммутаторов, третий выход блока управления соединен с/ первым управляющим входом генерато.о ра синусно-косинус ных Функций и упгавляюшими входами первого и второго множительных блоков.четвеотьЩ выход .блока управления соединен со вторым управляющим входом генератора сннуснокосинусных функций, пятый выход блока управления соединен с входами записи первого и второго регистров развертки, шестой, седьмой и восьмойвыходы блока управления соединены,соответственно.с входом импульса конца кодирования, входом импульса уменьшения кода и входом импульса увеличения кода блока поразоядного кодирования, девятый и десятый выходы блока управления являтся выходами пре