Устройство для задания режимов работы цифровой вычислительной машины и индикации ее состояния

О П И С А Н И ЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ВТЕЛЬСТВУ Сфеэ Сфветских(50 М, Кл,з 6 06 Р 9/02 с присоединением заявки йв Государственный комитет СССР ие делам изобретений н открытийДата опубликования описания 151031к Е.П. Балашов, И.О, Горский, М.С. Куприянор, Л.А. Клубок, АА. Никехин и А.В, Провинон(54) УСТРОЙСТВО ДЛЯ ЗАДАНИЯ РЕЖИМОВ РАБОТЫЦИФРОВОЙ ВЬИИСЛИТЕЛЬНОЙ МАШИНЫ И ИНДИКАЦИИЕЕ СОСТОЯНИЯ Изобретение относится к вычислительной технике и может быть исполь-, зовано при .построении ЦВМ.Известно устройство для задания режимов работы ЦВМ и ее индикации, включающее матрицу индикаторных ламп и матрицу переключателей, которйе; связаны с блоком обработки данных кабелем. Взаимодействие устройства;и блока выработки данных осуществляется по специальным цепям, которые управляются генератором и подключа)от внутренние регистры блока обработки данных к матрицам пульта уйравления 1 .Недостатком данного устройства является сложность схем синхронизации и большие затраты оборудования на реализацию передачи информации из устройства в блок обработки информации, и наоборот;Наиболее близким к изобретению по технической сущности и достигаемому результату является устройство для. задания режимов работы ЦВМ и индикаиии ее состояния, содержащее блок набора Информации, информационные выходы которого соединены со входами блока выдачи информации, блока сравнения адресов, выход которого соединен с одним входом блока управления, другой вход которого соединенс выходом блока выработки управляющих сигналов, а также регистром признаков, выходы которого соединены сблоком выдачи информации, .блок индикации, соединенный с регистром индикации и процессором, к которомуподключены блоки сравнения адресов,управления, выдачи информации, регистриндикации 21.Недостатком устройства являетсяего низкое быстродействие.Цель изобретения - повышение бы стродействия устройства.Поставленная цель достигается тем,что в устройство для задания режимовработы цифровой вычислительной машины и индикации ее состояния, содер жащее блок набора информации, выходкоторого соединен с первым входомсхемы сравнения и со входом блокаэлементов И, блок ручного управления, блок индикации и шифратор, пер вый, второй входы и вьход которогосоединены соответственно с выходомсхемы сравнения, с первым выходомблока ручного управления и с первымвыходом устройства, причем второй 30 вход схемы сравнения является первымвходом устройства, введены блок памяти, счетчик, коммутатор и дешифратор, причем информационный входблока памяти соединен со вторым входом устройства и с выходом блокаэлементов И, третий вход устройствачерез дешифратор соединен со входомблока ручного управления, второй выход которого соединен. с запускающим,входом блока памяти, третий выходблока ручного управления соединенсо счетным входом счетчика и с уп 0равляющим входом коммутатора, первыйинформационный вход которого соединен с четвертым входом устройства,выход счетчика соединен со входомблока набора информации, со вторым 15информационным входом коммутатора ис адресным входом блока индикации,днформационный вход которого и второй выход устройства соединены с выходом блока памяти, а адресный вход ;ублока памяти соединен с выходом коммутатора,На чертеже представлена структурная схема устройства для задания режимов,работы ЦВМ и индикации ее состояния.Устройство содержит процессор 1,коммутатор 2, блок 3 набора информации, блок элементов И 4, схему 5сравнения, шифратор 6, блок 7 ручно- ЗОго управления, дешифратор О, счетчик9, блок 10 памяти, входы 11-14, выходы 15 и 16, блок 17 индикации.Блок 3 набора информации содержит совокупность переключателей, кнопокдля задания режимов работы устройства, режимов обращения к памятии т.п. Схема 5, сравнения сравниваетадрес, установленный на переключателях ффАдрес памяти, с содержимымадресного регистра постоянной или 40оперативной памяти, которое поступает из процессора 1, и может быть реализована на основе элементов фСумма по модулю два, Блок 7 ручногоуправления обеспечивает выработку 45сигналов поступающих на шифратор б,счетчик 9, коммутатор 2, блок 10памяти. Он может быть реализован наоснове счетчика, с определенных выходов которого снимаются синхронизи Орующие сигналы. Блок 17 индикацииобеспечивает индикацию состояния регистров и отдельных управляющих триггеров, характеризующих работу процессора и каналов ввода-вывода. Блокэлементов И 4 обеспечивает передачуинформации из регистров блока 3 вбЛок 10 памяти. Регистры образуютсягруппами перекрючателей и кнопок,Блок элементов И 4 может быть организован также на основе мультиплек- ЮОсоров. Шифратор 6 преобразует сигналы, поступающие с кнопок и соответствукщих переключателей пульта, всигналы, необходимые для аппаратурного УПравления процессором 1. Дешиф ратор 8 формирует сигнал в случае, если в процессоре 1 выполняется безадресная команда (микрокоманда).Счетчик 9 необходим для адресации блока 10 памяти. Коммутатор 2 обеспечивает прохождение адреса либо со счетчика 9, либо из процессора 1 и может быть реализован на основе мультиплексора. Блок 10 памяти пред" ставляет собой оперативное эапомина 1 ющее устройство и содержит образ блока 3 набора информации (состояния всех переключателей и кнопок), информацию, подлежащую индикации в блоке 17 индикации, регистры признаков, которые размещаютсй в соответствующих ячейках блока 10 памяти.Устройство может работать .в двух режимах. В первом режиме, когда в процессоре 1 реализуется адресная инструкция (команда, микрокоманда), происходит обращение к памяти, в которой хранятся программа и данные, или к блоку 10 для чтения соответствующих ячеек памяти в процессоре 1 и определения, режима устройства или записи признаков и информации, подлежащей индикации.Обращение к блоку 10 происхо" дит через вторые входы коммутатора 2, на управляющий вход которого подается нулевой сигнал из второго выхода блока 7.Во втором режиме, когда в процессоре 1 выполняется безадресная инструкция, дешифратор 8 вырабатывает сигнал, который поступает в блок 7 ручнОго управления, который обеопечивает подачу сигналов на управляющие входы счетчика 9 (обеспечивая переадресацию), коммутатора 2 (подключая выходы счетчика 9 к адресным входам блока 10 памяти (обеспечивая режим фЧтение 1 или Записьф) . Блок 10 имеет две зоны: первая зона содержит информацию, поступающую из блока 3, а вторая эона - информацию, которая выводится в блок 17. За каждый такт процессора 1, в котором .выполняется безадресная инструкция, в устройстве происходит либо запись в одну ячейку памяти. первой зоны, либо вывод содержимого ячейки памяти второй зоны в блок 17 индикации Допустим, первая зона включает 0-в адресов, а вторая эона в - и адресов. При возникновении сигнала на выходе дешнфратора 8 происходит увеличение содержимого счетчика 9 на ф 1 ф; содержимое регистра блока 3 набораинформации, адрес которого установлен в данный момент времени на счетчике 9, поступает через блок элемента И 4 на информационные входы блока 10, так как при этом подается сигнал Запись из блока 7, в соответствующую ячейку первой зоны производится запись содержимого873240 5, Тираж 748 Подпися ВНИИ ка ентф, г.ужгород, ул.Проектная,4 илиал ППП адресуемого регистра блока 3 набора информации.В дальнейшем работа устройства происходит аналогично до адресации последней ячейки первой эоны. После этого иэ блока 7 на блок 10 подается сигнал Чтение, по которому 5 информация из ячеек второй зоны выводится через информационные выходы блока 10 памяти в блок 17 индикации.0 , Таким образом, изобретение позволяет значительно повысить быстродействие известного устройства за счет введения новых узлов и связей, обеспечивающих увеличение скорости ско пирования состояний органов управления и вывода информации на индикацию. Формула изобретения 20 Устройство для задания режимовработы цифровой вычислительной машины и индикации ее состояния, содержащее блок набора информации, выход которого соединен с первым входом схемы сравнения и со входом блока элемента И, блок ручного управления, блок индикации и шифратор, первый, второй входы и выход которого соединены соответственно с выходом схемы 30 сравнения, с первым выходом блока ручного управления и с первым выходом устройства, причем второй входсхемы сравнения является первым входом устройства, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия, в него введены блок памяти, счетчик, коммутатор и дешифратор,причем информационный вход блока памяти соединен со вторым входом устройства и с выходом блока элементов И,третий вход устройства через дешиф- .ратор соедичен со входом блока ручного управления, второй выход котоГого соединен с запускающим входомблока памяти, третий выход блока ручного управления соединен со счетнымвходом счетчика и с управляющим входом коммутатора, первый информационный вход которого соединен с четвертым входом устройства, выход счетчика соединен со входом блока набораинформации, со вторым информационным .входом коммутатора и с адреснымвходом блока индикации, информационный вход которого и второй выходустройства соединены с выходом блокапамяти, а адресный вход блока памяти соединен с выходом коммутатора.Источники информации,принятые во внимание при экспертизе1. Патент США Р 3670311,кл. С 06 Г 9/14, опублик. 19722. Процессор.ЭВМ ЕС. Под,ред. Ларионова А. М. фСтатистика 11975, с. 138, рис. 9.1 (прототип) .