Устройство для сопряжения эвм с объектами управления

,14014 СПУБЛИК 51) 4 С 06 Е 13/00 ОПИСАНИЕ ИЗОБРЕТЕНИ оваче во СССРО, 1984.СССРО, 1986.(54) УСТРОЙС С ОБЪЕКТАМИ (57) Изобрет числительной применено дл НИЯ ЭВМ ВО ДЛЯ СОПРЯЖЕУПРАВЛЕНИЯние относитсятехнике и можгруппового у выбытьавлеСО ОСУДАРСТВЕНКЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ Н АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельсВ 1129600, кл. С 06 Р 13/Авторское свидетельствУ 1208557, кл. С 06 Р 13/ ния манипуляторами и монтажно-сборочным оборудованием в системах реального масштаба времени. Цельюизобретения является сокращение аппаратурных затрат. Устройство содержит блок связи с каналом ЭВМ,регистр, дешифратор, мультиплексор, счетчик, блок контроля начетность, сдвиговый регистр, узелблокировки, анализатор сигналов,Формирователь сигнала прерывания,буферный регистр памяти, блок вво -да-вывода, регистр вектора прерывания, блок синхронизации, два элемента И. 3 з.п. ф-лы, 9 ил.1401469Составитель С,ПестмалРедактор А.Козориз Техред М.Ходанич Корректор А.Обручар Заказ 2786/48 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР1по делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4Изобретение относится к вычислительной технике и может быть применено для группового управления манипуляторами и монтажно-сборочным5 оборудованием в системах реального масштаба времени.Цель изобретения - сокращение аппаратурных затрат.На Фиг.1 представлена блок-схема устройства; на Фиг.2 - схема анализатора сигналов; на фиг.3 - блок связи с каналом ЭВМ; на Фиг.4 - схе" ма Формирователя сигнала прерывания; на Фиг.5 - схема узла блокировки; на Фиг.6 - схема блока контроля на четность; на Фиг.7 - схема регистра вектора прерывания; на фиг.8 - блок ввода-вывода; на Фиг.9 - блок синхронизации. 20Устройство для сопряжения ЭВМ с объектами управления (Фиг.1) содержит первый блок 1 связи с каналом ЭВМ, канал 2 ЭВМ, группу 3 информационных входов-выходов блока 1, ин формационный вход 4 устройства, регистр 5, дешифратор 6, мультиплек- сор 7, счетчик 8,группу 9 информационных выходов мультиплексора 7, элемент И 10, информационный вход 11 устройства, блок 12 контроля на четность, сдвиговый регистр 13, шину 14 синхронизации, анализатор 15 сигналов, узел 16 блокировки,элемент И 17, формирователь 18 сигнала прерывания, цепь 19 предоставления прерывания, цепь 20 требования прерывания, буферный регистр 21,памяти, регистр 22 вектора прерывания, блок 23 ввода-вывода, блок 24 синхрониза 40 ции. Анализатор 15 сигналов (фиг.2) содержит мультиплексор 25, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 26, элемент И 27 и 45 узел 28 памяти.Блок 1 связи с каналом ЭВМ 2 (фиг.3) содержйт шинный формирователь 29, дешифратор 30, элемент И 31, триггер 32, элементы И 33 и 34 и элемент ИЛИ 35.Формирователь 18 сигнала прерывания (фиг.4) содержит триггеры 36 и 37, элементы И 38 и 39.Узел 16 блокировки (Фиг.5) содержит элемент И 40, триггер 41 и од 55 новибратор 42.Блок 12 контроля на четность (Фиг.6) содержит элемент И 43, триггер 44, триггер 45, элементы И 46и 47.Регистр 22 вектора прерывания(фиг.7) содержит наборное поле 48перемычек и шинный формирователь 49.Блок 23 ввода-вывода (фиг.8) содержит сдвиговый регистр 50, узел51 контроля на четность, вход 52 приема дискретной информации, элементНЕ 53, сдвиговый регистр 54, элемент ИПИ 55, элемент 56 задержки,узлы 57 и 58 памяти, регистр 59,сумматор 60 по модулю два, линию 61 передачи дискретной информации к управляемому объекту,Блок 24 синхронизации (Фиг.9) содержит узел 62,связи с каналом 2 ЭВМ, идентичный блоку 1, в группе информационных выходов используется только один из разрядов, например младший, подключенный к Р-входу триггера 63, а в группе информационных входов также используется тот же разряд, соединенный с выходом триггера 64, элемент И 65, элемент ИЛИ 66, элемент И 67, одновибратор 68, генератор 69 импульсов, счетчик 70, регистр 71 усилителей, предназначенный для передачи синхросигналов в управляемые объекты, счетчик 72, одновибраторы 73 и 74.Устройство работает следующим образом.При включении напряжения питания в цепи общего сброса (не показана) канала 2 вырабатывается сигнал, которым устанавливаются в исходное (нулевое) состояние триггеры 36 и 37 в Формирователе 18 сигнала прерывания, триггеры 44 и 45 в блоках 12 и 51 контроля на четность,тригге-. ры 63 и 64 и счетчики 70 и 72 в блоке 24 синхронизации,а триггер 41 в узле 16 блокировки устанавливается в единичное состояние. В результате Формирователь 18 сигнала прерывания устанавливается в пассивное состояние, сигнал требования прерывания на линии 20 не Формируется,на первом входе элемента И 39 устанавливается сигнал "Лог,1", и сигнал предоставления прерывания из канала 2 по линии 19 предоставления прерывания может передаваться для обслуживания других устройств, имеющих меньший приоритет относительно предлагаемого устройства.3 140В пассивном состоянии находится также блок 24 синхронизации, так как сигнал Лог.0" с выхода триггера 64 через элемент И 67 запрещает работу генератора 69.Обмен информацией между устрой - ством и ЭВМ осуществляется через блок 1. Машинный цикл обмена информацией разбит,на. две части: адресную и информационную, В адресной части машинного цикла информация из канала 2 ЭВМ пропускается шинным Формирователем 29 от канала В к каналу С и устанавливается на входы регистра 5 и дешифратора 30. К входам дешифратора 30 подключены старшие разряды кода, определяющие адрес обращения к устройству. К входам регистра 5 подключены младшие разряды кода, определяющие подадрес обращения к регистрам устройства или ячейкам узлов 28, 57 и 58 памяти, причем старший из них (разряд Я 4 регистра 5) определяет обращение через дешифратор 6 к одному из конкретных элементов. Число подадресов определяется количеством групп анализируемых сигналов, Адресная часть отделяется от информационной сигналом на первом синхровходе блока 1. Если адрес обращения соответствует конфигу - рации дешифратора 30, то на выходе элемента И 31 устанавливается сигнал логической "1", и сигнал на первом синхровходе блока 1 фиксирует сигнал логической "1" на выходе триггера 32 и код подадреса на выходах регистра 5, а также, проходя через элемент И 10, переключает мультиплексор 7 на передачу кода подадреса с выхода регистра 5 на шину 9. При несоответствии кода обращения к устройству к шине 9 подключаются выходы счетчика 8.В информационной части цикла "Вывод" данные из канала 2 проходят через шинный формирователь 29 по группе информационных выходов блока 1 на информационные входы узлов 28 и 58 оперативной памяти. Сигнал на втором синхровходе блока 1,пройдя через элемент И 34, на второй сйнхровход дешифратора 6 вызовет, в зависимости от уровня сигнала на 0- входе дешифратора 6, появление сигнала на четвертом или на первом выходе дешифратора и тем самым произведет запись информации в выбран 1469 5 10 15 20 25 30 35 40 45 50 55 ную ячейку выбранного узла оперативной памяти. Вместе с тем сигнал с выхода элемента И 34 пройдет черезэлемент ИЛИ 35 в канал 2, информируя ЭВМ о приеме информации устрой -ством.В информационной части цикла"Ввод сигнал с третьего синхровходаблока 1, пройдя через элемент И 33,произведет переключение шинного Формирователя 29 на передачу информа.ции из канала А в канал В и, пройдяна первый стробирующий вход дешифра -тора 6, вызовет, в зависимости отуровня сигнала на 0-входе цешифратора 6, появление сигнала на третьемили втором выходе дешифратора 6, активизируя выходы регистра 21 или регистра 59 соответственно, При этомв канал 2 ЭВМ будет выставлена либоинформация, содержащаяся в регистре21, либо информация выбранной ячейкиузла 57 памяти, Вместе с тем сигналс выхода элемента И 33 пройдет черезэлемент ИЛИ 35 в канал 2, информируя ЭВМ о выдаче информации из устройства,Для окончания подготовки устройства к работе после включения питания ЭВМ последовательно производитзапись кода нуля во все ячейки узлов 28 и 58 оперативной памяти дляисключения пересылки ложных командв управляемый объект через регистр54 и ложных прерываний из анализатора 15 при включении блока 24 синхронизации.Включение блока 24 синхронизацииосуществляется записью логической"1" в триггер 63 (обращение ЗВМ кблоку 24 синхронизации через узел62, идентично описанное для блока 1).Сигнал логической "1" с выходатриггера 63, поступая на 0 в вхтриггера 64 и, пройдя через элементИЛИ 66 на его синхровход, переводитего в единичное состояние. Поскольку на первом входе элемента И 67 установлен сигнал логической "1" свыхода одновибратора 74, сигнал"Лог.1" с выхода триггера 64 передается через элемент И 67 и возбуждаетодновибратор 68, который формируетсигнал на второй линии синхросигнала пины 14 синхронизации. Сигнал"Лог.1" с выхода элемента И 67 включает также генератор 69, в результа1401469 25 30 35 те чего на выходах регистра усилителей 71 на третьей линии синхросигнала шины 14 синхронизации формируются сигналы, управляющие сдвигом информации в сдвиговых регистрах 13, 50 и 54 и во взаимосвязанных регистрах объекта управления (не показаны).Счетчики 70 и 72 осуществляют деление частоты импульсов генератора 69 с коэффициентом деления, задающим количество разрядов в передаваемом сообщении. Сообщения, которыми обменивается устройство с управляемым объектом, состоят из групп, количество которых задается коэффициентомделения счетчика 72,а число разрядовв группе - коэффициентом деления счетчика 70. Количество разрядов в группе передаваемого (принимаемого). сообщения соответствует числу разрядов в группе анализируемых сигналбв. По окончании пересылки каждой группы сигналов с выхода счетчика 70 возбуждается одновибратор 73 и посылает импульсный сигнал в линию пер-. вого синхросигнала шины 14 синхронизации, По окончании пересылки сообщения возбуждается одновибратор 74 и через элемент И 67 блокирует генератор 69, Формируя паузу между пересылками сообщений. По концу импульса одновибратора 74 через элемент И 67 снимается блокировка генератора 69, и вновь возбуждается одновибратор 68. Выключение блока 24 синхронизации осуществляется записью логического "0" и в триггер 63. При этом, если 40 блок 24 синхронизации находится в состоянии "Пауза, то на первом входе элемента И 65 установлен уровень логической "1", и сигнал с инверсного выхода триггера 63 через элементы 45 И 65 и ИЛИ 66 проходит на синхровход триггера 64, переключает его в пассивное состояние, и через элемент И 67 подтверждается сигнал блокировки генератора 69. Если в момент запи си логического "0" в триггер 63 блок 24 синхронизации находится в состоянии пересылки сообщения, на Э - входе триггера 64 устанавливается уровень логического вО", на втором входе элемента И 65 уровень логической "1" и по окончании пересылки сообщения сигнал с выхода одновибратора 74 проходит через элементы И 65 и ИЛИ бб, переводя триггер 64 в пассивное состояние,Таким образом, обеспечивается кор, ректное завершение передачи сообщения в управляемые объекты. Состояние блока синхронизации ЭВМ оценивает в цикле "Ввод" через узел 62,читая сигнал с выхода триггера 64.Отсутствие сбоев в принимаемой с входов 11 и 52 информации проверяется блоками 12 и 51 контроля на чет - ность следующим образом. Каждый бит последовательного кода, поступающий на первый вход элемента И 43, стробируется импульсами третьей линиисинхросигнала шины 14 синхронизации,в результате чего на стробирующийвход триггера 44, включенного по схе -ме однотактного делителя на два,проходят только стробы информационныхбитов с уровнями логической "1". Окончание приема каждой группы сигналов сопровождается импульсом на первой линии синхросигнала шины 14 синхронизации, подключенной к первому входу элемента И 47. Если к моменту прихода этого импульса на триггер 44 проходит четное количество стробов, триггер 44 находится в исходном состоянии, разрешая прохождение импульса с выхода элемента И 47 через элемент И 46 на выход блока 12. Этот же импульс с выхода элемента И 47, поступая на синхровход триггера 45, подтверждает его исходное состояние. Если к моменту прихода импульса по первой линии синхросигнала шины 14 синхронизации на триггер 44 проходит нечетное количество стробов,то на 0-входе триггера 45 устанавливается сигнал "Лог.1", а на первом входе элемента И 46 сигнал "лог.О". Импульс с выхода элемента И 47 переключит триггер 45 в единичное состояние, после чего прохождение очередных импульсов через элемент И 47, а следовательно, и через элемент И 46, блокируется.Возврат блока в исходное состояние происходит перед началом очередной посылки импульсов с второй линии синхросигнала шины 14 синхронизации, поступающих на входы сброса триггеров 44 и 45.Пересылка информации блоков 23 ввода-вывода осуществляется следующим образом. Перед началом каждой пересылки передним Фронтом сигнала во второй линии шины 14 синхронизации5 10 15 20 25 30 35 40 45 50 55 устанавливается в нулевое состояние счетчик 8, в результате чего на выходах 9 устанавливается код нулевого адреса, подготавливающий работу с нулевыми ячейками узлов 57 и 58 памяти. Задним фронтом этого импульса через элемент ИЛИ 55 и элемент 56 за держки осуществляется запись содержимого нулевой ячейки 58 памяти в регистр 54.Пересылка осуществляется импульсами, поступающими по третьей линии синхросигнала шины 14 синхронизации, при этом передним фронтом каждого импульса осуществляется сдвиг информации в приемном регистре 50, а задним фронтом через элемент НЕ 53 сдвиг в передающем регистре 54. Таким образом, при аналогичной организации регистров приема и передачи в управляемом объекте обеспечивается корректная пересылка информации (сначала принимается ранее подготовленный бит, а затем на передатчике выставляется новый бит информации. Завершение пересылки каждой группы, как указаной при описании функционирования блока 24 синхронизации, сопровождается одиночным импульсом на первой линии синхросигнала шины 14 синхронизации.Передним фронтом этого импульса осуществляется перепись информации из регистра 50 в ячейку узла 57 памяти, адрес которой определяется состоянием счетчика 8. Задним фронтом осуществляется увеличение содержимого счетчика 8 на единицу, подготавливая узлы 57 и 58 памяти для работы с очередными группами пересылаемых сигналов, Задний фронт этого сигнала, проходя через первый вход элемента ИЛИ 55 и элемент 56 задержки, производит запись очередной группы в регистр 54.Для анализа информации о состоянии управляемого объекта, зафиксированного в узле 57 памяти, и модификации (или подтверждения) управляющей информации в узле 58 памяти ЭВМ периодически выключает блок 24 синхронизации и после получения информации о переходе блока 24 в состояние "паузы" производит засылку информации в ячейки узла 58 памяти (процесс записи описан при описании функционирования блока 1) . Код каждой группы дополняется битом четности,формируемым в сумматоре 60 по моду.подва, Затем ЭВМ осуществляет вводинформации из ячеек узла 57 памяти(процесс ввода описан в описаниифункционирования блока 1) . При каждом вводе синхросигнал с второговыхода дешифратора 6 переводит выходы регистра 59 из высокоимпедансного состояния в активное.Через регистр 50 в устройство поступает информация о параметрах управляемого объекта и изменениях со -стояния, не требующих немедленногоотклика, и обрабатываемая ЭВМ попринципу периодического опроса. Изменения в состоянии управляемогообъекта, требующие немедленной реакции, реализующей функционирование вреальном масштабе времени, поступаютчерез регистр 13 и обрабатываютсяанализатором 15 сигналов с выработкой сигналов требования прерываниячерез формирователь 18 сигналов прерывания,Когда в процессе работы возникаетнеобходимость контролировать состояние определенного разряда в принимаемом сообщении, ЭВМ записывает в узел28 оперативной памяти по адресу, соответствующему номеру группы, содер -жащей контролируемый разряд, коднастройки анализатора 15 сигналов.Код настройки содержит код номераконтролируемого разряда в группе(разряды Я 1-03 узла 28 памяти),выделенный бит для настройки на ожидаемый уровень сигнала (разряд Я 4)и выделенный бит с уровнем логической "1" (разряд 6) для разрешенияпрохождения сигналов через элементИ 27.Если в процессе управления потребуется, не дожидаясь поступления сигнала от выбранного разряда,отключить контроль его состояния,ЭВМ записывает в узел 28 оперативнойпамяти по тому же адресу код нуля,переводя в пассивное состояние контроль соответствующей группы сигналов.Аналогично независимо друг отдруга может быть активизирован илипереведен в пассивное состояниеконтроль остальных групп сигналов,принимаемых регистром 13 в предлагаемом устройстве или в таких жеустройствах, подключенных к каналу2 и шине 14 синхронизации и отлича 1401469 1 Оющихся друг от друга конфигурацией перемычек в дешифраторе 30 и в наборном поле 48.В процессе приема регистром 13 группы сигналов код номера этой группы устанавливается на выходе счетчика 8 и, проходя через мультиплексор 7 на адресные входы узла 28 оперативной памяти, выставляет на его выходах код контроля принимаемой группы сигналов, В момент окончания пересылки группы сигнал контролируемого разряда с выхода регистра 13 передается на выход мультиплексора 25. Если в процессе пересылки группы блоком 12 не фиксируется сбой по четности, импульс с первой линии синхросигнала шины 14 синхронизации проходит через элемент И 46 на выход блока 12 и через элемент И 17 поступает на третий вход элемента И 27. Если при этом уровень контро- лируемого разряда на выходе мультиплексора 25 не совпадает с ожидаемым уровнем,на выходе Я 4 узла 28 памяти, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 26 устанавливается уровень логического "01, и импульс через элемент И 27 на выход анализатора сигналов 15 не проходит.Задним фронтом импульса с первой линии синхросигнала шины 14 синхронизации содержимое счетчика 8 увеличивается на единицу, и устройство будет готово к приему и анализу очередкой группы сигналов.Если в момент контроля очередной группы сигналов уровень контролируемого разряда на выходе мультиплексора 25 совпадает с ожидаемым уровнем на выходе Я 4 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 26, импульс с выхода элемента И 17 проходит через элемент И 27 на выход анализатора 15 сигналов и переключает в единичное состояние триггер 36 в формирователе 18 сигнала прерываний.Сигнал с выхода триггера 36 подготавливает к переключению триггер 37 и выставляет по линии 20 в канал 2 сигнал требования прерывания. Одновременно этот сигнал поступает на синхровход буферного регистра 21 и фиксирует в нем код номера группы, вызвавшей прерывание. Этот же сигнал, поступая в узел 16 блокировки, установит уровень логического "0" на выходе элемента И 40 и переключит в нулевое состояние триггер 41, в результате чего на выходе одновибратора 42 сформируется импульскоторый перепишет "0" с выхода элемента И 40 в шестой разряд узла памяти 28 по адресу, соответствующему номеру группы, вызвавшей прерывание,переводя контроль этой группы в пассивное состояние. Кроме того, сигнал с выхода триггера 41 запретитпрохождение импульсов с выхода блока контроля на четность 12 черезэлемент И 17, обеспечивая тем самым15 корректное завершение обработкипрерывания ЭВМ,Переключение триггера 37 происходит при поступлении на синхровходформирователя 18 сигнала прерыванияпо линии третьего синхровхода блока1 очередного синхронизирующего импульса канала 2, после чего формирователь 18 сигнала прерывания пе -реходит в состояние ожидания сигна 25 ла предоставления прерывания по линии19, которым должна ответить ЭВМ вответ на сигнал в линии 20 требования прерывания. Если прохождениесигнала по линии 19 не заблокирова 30 но устройствами, имеющими более высокий приоритет, то дальнейшее прохождение сигнала по линии 19 предоставления прерывания через элемент И39 блокируется сигналом "Лог,О" наЗ 5 первом входе элемента И 39. Поступление сигнала предоставления прерывания вызывает появление сигнала навыходе элемента И 38. Этим сигналомустанавливается в нулевое состояние40 триггер 36, в результате чего подготавливается к установке в нулевоесостояние триггер 37 и снимается сигнал с линии 20 требования прерывания.Кроме того, сигнал с выхода элемента И 38 переводит выходы шинного формирователя 49 из состояния высокогоимпеданса в активное, а также, пройдя через элемент ИЛИ 35, поступаетв канал 2, информируя ЭВМ о выдачекода из устРойства в канал В. В результате этого в канал поступит кодвектора прерывания, установленныйперемычками наборного поля 48, ииспользуется ЭВМ для программнойреализации обслуживания прерывания.После этого с линии 19 предоставления прерывания снимается сигнал,что приводит к снятию сигнала с выхода элемента И 38 и переводу выходов11 14 шинного формирователя 49 в состояние высокого импедацса. При поступлении но линии третьего синхровхода блока 1 очередного сицхроцизирующего импульса происходит установка триггера 37 в нулевое состояние,и формирователь 18 сигнала прерывания возвращается в исходное состояние,Для выхода в нужную подпрограмму ЭВМ осуществляет дополнительное обращение к регистру 21. Сигнал, формирующийся на третьем выходе дешифратора 6, активизирует выходы регистра 21, а также устанавливает в единичное состояние триггер 41 в узле 16 блокировки. На первом входе элемента И 17 устанавливается сигнал, разрешающий прохождение через элемент И 17 сигналов с выхода блока 12 контроля на четность на вход разрешения анализатора 15 сиг - налов.Формула из обретения1. Устройство для сопряжения ЭВМ с объектами управления, содержащее блок связи с каналом ЭВМ, регистр, дешифратор, буферный регистр памяти, блок контроля на четность, сдвиговый регистр, анализатор сигналов, формирователь сигналов прерывания, причем группа информационных входов-выходов блока связи с каналом ЭВМ об - . разует группу входов-выходов устройства для подключения к группе информационных и адресных входов-выходов ЭВМ, первый синхровход блока связи с каналом ЭВМ соединен с синхровходом регистра и является вхо - дом устройства для подключения к первому синхровыходу ЭВМ второй синхровход блока связи с каналами ЭВМ является входом устройства для подключения к второму синхровыходу ЭВМ, третий синхровход блока связи с каналом ЭВМ соединен с синхровходом формирователя сигнала прерывания и является входом устройства для подключения к третьему синхровыходу ЭВМ, первый синхровыход блока связи с каналом ЭВМ является выходом устройства для подключения к синхровходу ЭВМ, выход требования прерывания формирователя сигнала прерывания является выходом устройства для подключения к входу требования прерывания ЭВМ, выход предоставления пре 01469 12рывация формирователя сигцала прерывания является выходом устройствадля подключения к входу предоставления прерывания ЭВМ, разрешающий вход 5формирователя сигнала прерывания является входом устройства для подключения к выходу предоставленияпрерывания ЭВГ 1, информационный входсдвигового регистра соединен с информационным входом блока контроляна четность и является входом устройства для подключения к первомуинформационному выходу объекта уп-,равления, при этом информационныйвход дешифратора соединен с информационным выходом регистра, группаинформационных входов которого соединена с первой группой информационных выходов блока связи с каналомЭВМ, вторая группа информационныхвыходов которого соединена с первойгруппой информационных входов анализатора сигнала, вторая группа ин формационных входов которого соединена с группой информационных выходов сдвигового регистра, выход анализатора сигналов соединен с входом запуска формирователя сигналов прерывания,о т л и ч а ю щ е е с я тем,что, с целью сокращения аппаратурных затрат, оно содержит узел блокировки, мультиплексор, блок вводавывода, регистр вектора прерывания,счетчик, блок синхронизации, дваэлемента И, причем информационные1вход и выход блока ввода-выводаявляется соответственно входом и выходом устройства для подключения 40 к второму информационному выходу и кинформационному входу объектов управления, при этом группа информационных выходов регистра векторапрерывания и группа входов режима 4 и выходов состояния блока синхронизации соединены с группой информационных входов-выходов блока связис каналом ЭВМ, первый, второй, третий синхровход и тактовый выход блока синхронизации являются соответственно входами и выходами устройства для подключения к первому, второму, третьему синхровыходам ипервому синхровходу ЭВМ, второй.итретий синхровыходы блока связи с 55каналом ЭВМ соединены соответственно с первым и вторым стробирующимивходами дешифратора, первый и второй выходы котооого соединены соот 1401469 145 10 15 20 25 30 35 40 45 50 55 ветстцеццо со входами записи и чте - ция блока внода-вывода, группа информационных выходов которого соединена с группой информационных выходов буферного регистра памяти и с группой информационных входов блока связи с каналом ЭВМ, вход запуска которого соединен с входом чтения регистра вектора прерывания и с выходом запуска формирователя сигнала прерывания, выход требования прерывания которого соединен с входом разрешения узла блокировки и с входом записи буферного регистра памяти, вход чтения которого соединен с установочным входом узла блокировки и с третьим выходом дешифратора, четвертый выход которого соединен с тактовым выходом узла блокировки и с входом записи анализатора сигналов, информационный вход которого соединен с информационным выходом узла блокировки, информационный вход которого соединен со старшим разря.дом второй группы информационных выходов блока связи с каналом ЭВМ, четвертый синхровыход которого соединен с первым входом первого элемента И, второй вход которого соединен с синхровходом регистра, группа информационных выходов которого соединена с первой группой информационных входов мультиплексора, группа информационных выходов которого соединена с группой информационных входов буферного регистра памяти, с группой адресных входов ана - лизатора сигналов и с группой адрес - ных входов блока ввода-вывода, группа информационных входов которого .соединена с второй группой информа. ционных выходов блока связи с каналом ЭВМ, выход первого элемента И соединен с управляющим входом мультиплексора, вторая группа информационных входов которого соединена с группой выходов счетчика, счетный вход которого соединен с первыми синхровходами блока контроля ца четность и блока ввода-вывода и с первым синхровыходом блока синхронизации, второй синхровыход которого соединен с вторым синхровходом блока ввода-вывода, с установочным входом счетчика и с установочным входом блока контроля на четцость, второй син - хровход которого соединен с тактовым входом сдвигового регистра, с третьик снцхроцходом блока ввода-вывода и с третьим сицхровыходом блока синхронизации, разрешающий вход анализатора сигналов соединен с выходом второго элемента И, первый и второй входы которого соединены соответствецно с разрешающим выходом узла блокировки и с выходом блока контроляна четность.2. Устройство по п.1, о т л и ч аю щ е е с я тем, что, узел блокировки содержит элемент И, триггер, одновибратор, причем инверсный вход элемента И соединен с синхровходом триггера и является разрешающим входом узла, прямой вход элемента И и единичный вход триггера являются со-. ответственно информационным и установочным входамиузла, выход триггера соединен с входом запуска одновибратора и является разрешающим выходом узла, выходы элемента И и одновибратора являются соответственно информационным и тактовым выходами узла, при этом информационный вход триггера подключен к шине нулевого потенциала устройства.3. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок вводавывода содержит два узла памяти,два сдвиговых регистра, регистр, сумма - тор по модулю два, узел контроля на четность, элемент ИЛИ, элемент НЕ, элемент задержки, причем группа информационных входов первого узла памяти соединена с группой информационных входов сумматора по модулюдва и образует группу информационных входов блока, группа адресных входов первого узла памяти соединена сгруппои адресных входов второго узла памяти и образует группу адресныхвходов блока, вход записи первого узла памяти и синхровход регистра являются соответственно входами записии чтения блока, информационный вход первого сдвигового регистра соединен с информационным входом узла контроля на четность и является информационным входом узла, выход второго . сдвигового регистра и группа выходов регистра являются соответственно информационным выходом и группой информационных выходов блока, первый синхровход узла контроля на четность соединен с первым входом элемента ИЛИ и является первым сицхровходом блока, установочный вход узла конт14(. 14 б 9 роля на четность соединен с вторымвходом элемента ИНИ и является вторым синхровхолом блока, второй синхровход узла контроля на четностьсоединен с входом элемента НЕ, ссинхровходом первого сдвигового регистра и является третьим синхровходом блока, при этом в блоке вво -да-вывода выход сумматора по модулюдва соединен с информационным входом первого узла памяти, группаинформационных выходов которого соединена с группой информационныхвходов второго сдвигового регистра,первый и второй синхровходы которого соединены соответственно с выходами элемента НЕ и элемента задержки, вход элемента задержки соединен с выходом элемента ИЛИ,группа выходов первого сдвигового регистра и выход узла контроля начетность соединены соответственно с группой информационных входов и входом записи второго узлапамяти, группа информационных выхо -дов которого соединена с группой ин -формационных входов регистра,164. Устройство по п.1, о т л и - .ч а ю щ е е с я тем,что блок контроля на четность содержит два триггера и 5три элемента И при этом первый и втоФрой входы первого элемента И и первый вход второго элемента И являются соответственно информационнымвходом, вторым и первым синхравходами блока, нулевой вход первоготриггера соединен с нулевым входомвторого триггера и-является установочным входом блока, выход третьего элемента И является выходом 15 блока, при этом в блоке контроля начетность нулевой выход второго триггера соединен с вторым входом второго элемента И, выход которого соединен с первым входом третьегоэлемента И и с синхровходом второго триггера, информационный входкоторого соединен с единичным выходом первого триггера, нулевой выходкоторого соединен с вторым входом э 5 третьего элемента И и с информационным входом первого триггера, синхровход которого соединен с выходомпервого элемента И.