Устройство синхронизации измерительных последовательностей

ОП ИИЗОБРЕТЕйИЯ союз Советских Социалистических Республик(51)М. Кл.2 с присоединением заявки Мо Н 04 Ь 7/04 Государственный комитет СССР по делам изобретений и открытий(23) Приоритет - Опубликовано 050380. Бюллетень 1(о 9 Дата опубликования описания 08,0380(54) УСТРОЙСТВО СИНХРОНИЗАЦИИ ИЗМЕРИТЕЛЬНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙИзобретение относится к системамсв язи с импульсно-к одов ой модуляциейи может исполь зоватьс я при контролелинейных трактов цифровых систем передачи,Известно устройство синхронизацииизмерительных последовательностей,содержащее последовательно соединенные регистр сдвига, дешифратбр и последовательно соединенные блок выделения сигнала, делитель частоты иблок совпадения, а таКже триггер,блок запрета и генератор эталоннойопоследовательности (1) .Однако известное устройство имеет 15значитель нсе в ремя вхождения в синхронизм.Цель изобретения - .сокращение времени вхождения в синхронизм,для этого в устройство синхрониза ции измерительных последовательностей,содержащее последовательно соединенные регистр сдвига, дешифратор и т 1 оследовательно соединенные блок выделения сигнала, делитель частоты и 25блок совпадения, а также триггер,блок запрета и генератор эталоннойпоследовательности, введен сумматор,объединенный по входу с блоком выделения сигнала, выход которого подключен к входам блока запрета и регистра сдвига, другой вход которого соединен с выходом сумматора, другой вход которого через генератор эталонной последовательности соединен с выходом блока запрета, другой вход которого соединен с выходом блока совпадения, другой вход которого через триггер соединен с выходом дешифратора.На чертеже представлена структурная электрическая схема предложенно. го устройства.Схема устройства синхронизации измерительных последовательностей содержит последовательно соединенные регистр 1 сдвига, дешифратор 2 и триггер 3, последовательно соединенные блок 4 выделения сигнала, делитель 5 частоты и блок 6 совпадения, блок 7 запрета, генератор 8 эталонной последовательности и сумматор 9.Устройство работает следующим образом.В сумматоре 9 (по модулю два) осуществляется поразрядное сравнение контрольного сигнала, приходящего из линии, и эталонного сигнала, форчируемого генератором 8 эталонной последовательности, Прй поступлении на вход синхронизации триггера 3 импуль3720766 Формула изобретения Составитель Г, ЧелейРедактор Т. Портная Техред М,Кузьма Корректо рнценко Заказ 348/2Тираж 729 ЦНИИПИ Государстве по деламизобре 113035, Москва, ЖПодписноеого комитета СССний и открытийРаушская наб., д, 4/5 Филиал ППП Патент, г. Ужгород, ул, Проектная,сасинхронизацияна выходе триггера 3 появляется единичный потен-.циал, разрешающий прохождение черезблок 6 "совпадения сигнала с делителя5 частоты. Сигнал с делителя 5 частоты поступает на вход блока 7 запрета,.на другой вход которого поступаюттактовые импульсы с блока 4 выделения.сиГнала, и на выходе блока 7 запрета -появляется последовательность тактовБЖ"импулъсов "с запрещенный-тактсм,за счет чего и осуществляется временной сдвиг эталонного сигнала, форми-руемого генератором 8 эталонной по" "следовательности относительно сигнала, приходящего иэ линии, При налйчйи достаточного для данйой,структуры сигналов числа совпадений, фиксируемых регистром .1 сдвига, на выходедешифратора 2 формируется сигнал, который возвращает триггер 3 в нулевоесостояние, что означает окончание 20"процесса сийхронизации.Введение сумматора, объединенногопо входу с блоком выделения сигнала,и новые связи между другими блокамиустройства позволяют основывать процесс синхронизации на выявлении достаточного для данной структуры сиг налов числа совпадений, что сокращает время вхождения в синхрониэм. Устройство синхронизации измери-тельных последовательностей, содержащее последовательно соединенные регистр сдвига, дешифратор и последавательно соединенные блок выделениясигнала, делитель частоты и блок совпадения, а также триггер, блок запрета и генератор эталонной последова-тельности, о т л и ч а ю щ е е с ятем, что с целью сокращения временйвхождения в синхрониэм, введен сумматор, объединенный по входу с блоком выделения сигнала, выход которого подключен к входам блока запретаи регистра сдвига, другой вход которого соединен с выходом сумматора,другой вход которого через генераторэталоннойпоследовательности соединен с выходом блока запрета, другойвход которого соединен с выходом блока совпадения, другой вход которогочерез триггер соединен с выходом дешифратора.Источники информации,принятые вовнимание при экспертизе1, Левин Л.С ., Плоткин МЛ ., Основы построения цифровых систем передачи. М., Связь, 1975, с. 119