Устройство для мажоритарного декодирования

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК 19) (111 и ДНИ Т ВТОРСИОМУ С ЕПЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56 ) 1. Авторское свидетельство СССРУ 495767, кл. Н 03 К 10/00, 1976.2, Лвторское свидетельство СССРР 767989, кл. Н 04 , 1/10,Н 03 К 13/32, 1970.3. Авторское свидетельствоР 084163, кл. Н 04 1, 1/10,Н 03 К 13/32, 1978 (прототип).(54 )(57 ) 1. УСТРОЙСТВО ДЛЯ МАЖОРИ- .ТАРНОГО ДЕКОДИРОВАНИЯ, содержащееключ, счетчик, регистры и решающийблок, первые входы которых соединены соответственно с первыми входами блока синхрониэации, второй входключа является входом устройства,выходы первого и второго регистровсоединены соответственно с вторымии третьими входами счетчика и решающего блока, выход третьего регистрасоединен с четвертым входом решающего блока, первые выходы которогоявляются выходами устройства, о тл и ч а ю щ е е с я теи, что, сцелью повышения помехоустойчивостиустройства, в него введены элементИЛИ, формирователь сигналов, коммутаторы и четвертый регистр, первыевходы формирователя сигналов, четвертого регистра и первого, второго,третьего и четвертого ключей подключены соответственно к вторьмвыходам блока синхронизапии, выходключа соединен с первым входоиэлемента ИЛИ, выход которого соединен с четвертым входом счетчика,первый и второй выходы счетчика соединены соответственно с вторымивходами первого и второго коылутаторов, вторым и третьим входами 08 С 19/16; Н 03 К 13/3 формирователя сигналов и пятым и шестым входами решающего блока, третий выход счетчика соединен с четвер" тым входом формирователя сигналов и седьмым входом решающего блока, выходы первого, второго, третьего и четвертого коммутаторов подключены соответственно к вторым входам первого, второго, третьего и четвертого регистров, выходы третьего и четвертого регистров соединены соответственно с вторыми входами третьего и четвертого коммутаторов и с вторьпл и третыщ входами элемента ИЛИ,выход четвертого регистра соединен с восьмым входом решающего блока, второй выход ко-торого подключен ". третьему входу четвертого коимутатора, первый, второй и третий выходы Формирователя сигналов соединены соответственно с третьими входами первого, второго и третьего комутаторов, четвертыеЯ входы первого, третьего и четвертого коммутаторов и пятый вход формир вателя сигналов объединены с девятым входом решающего блока и подключены к входу устройства, выходы первого и второго регистров соединены соответственно с пятым входом первого коммутатора и четвертым входом второго коммутатора, с шестым и седьмым входами Формирователя сигналов 2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что формирователь сигналов содержит триггеры; элементы Н, элементы ИЛИ, элеиент НЕ, элементы И-НЕ, элементы ЗАПРЕТ, первые входы первого и второго триггеров, первых элементов И и И-. НЕ второго элемента И и вход элемента НЕ объединены соответственно и подключены к первому, второму и третьему входаи формирователя сигналов, выходы первого, второго и третьего элеиентов ИЛИ подключены соответст1073788 Составитель И.НикуленковРедактор Л.Веселовская Техред А,Бабинец Корректор О,БилакЦЮ ае еет аказ 334/4 илиал ППП "Патентф, г, Уигород, ул. Проектная,ТираНИИПИ Госудпо делам13035, Моск рственного зобретений а, )(.-35, Ра Подписноеомитета СССРоткрытийуыская наб., д, 4/5венно к первому, второму и третьему выходам формирователя сигналов, первый вход третьего элемента ЙЛИ подключен к четвертому входу форми" ронателя сигналов, вторые входы первых элементов Й и И-НЕ объединены с первыми входами третьего элемента И и элемента ЗАПРЕТ и педключены к пятому входу формирователя сигналов, вторые входы первого и второго триггеров подключены соответственно к шестому и седьмому входам формирователя сигналов, выходы первого и второго триггерон соединены соответственно с первыми входами второго элемента И-НЕ, четвертого элемента И, с вторым входом элемента ЗАПРЕТ и с вторыми нходами третьего, четвер- гого элементов И, второго элемента И-НЕ, выходы элемента НЕ, первого и второго элементов И-НЕ, элемента ЗАПРЕТ, второго и четвертого элементов И соединены соответственно с первым и вторым входами первого и второго элементов ИЛИ и с вторым и третьим входами третьего элемента ИЛИ, выход первого элемента И соединен с вторым входом второго элемента И и третьим входом первого элемента ИЛИ, выход третьего элемента И соединен с третьим входом второго элемента ИЛИ и с четвертым входом третьего элемента ИЛИ.3. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что решающий блок содержит переключатели, первый, второй и третий ключи, первые входы которых соединены соответственно с первыми входами решающего блока, вторые входы первого, второго и третьего переключателей подключены соответственно к второму, третьему и четвертому входам решающего блока, первые иходы первого, второго и третьего переключателей соединены соответственно с первыми входами первого, второго и третьего элементов Й, выходы которых соединены соответственно с перными входами первого, второго и третьего элементов КЯИ, выход первого ключа соединен с первым входом четвертого элемента ИЛИ, выход которого подключен к первоМу выходу решающего блока, первый и второй элементы ЗАПРЕТ, второй вход второго ключа подключен к пятому входу решающего блока, выход второго ключа соединен с первым входом четвертого элемента И, второй вход первого ключа объединен с первым входом пятого элемента И и подключен к шестому входу решаюцего блока, второй вход третьего ключаподключен к седьмому входу решающего блока, выход третьего ключа соединен с первым входом пятого элемента ИЛИ и с вторыми входами четвертого и пятого элементов И, выходы четвертого и пятого элементов И соединены соответственно с вторым итретьим входами пятого элементаИЛИ, выход которого соединен с вторым входом четнертого элемента ИЛИ . и с вторым выходом решающего блока, первые входы четвертого, пятогои шестого переключателей соединенысоответственно с первыми входамирешающего блока, первый выход четвертого переключателя соединен с первыми входами шестого элемента ИЛИ и шестого, седьмого элементов И, вторые входы четвертого переключателя и шестого элемента ИЛИ подключены соответственно к восьмому и девятому входам решаюцего блока, второй выход четвертого переключателя и выход третьего элемента ИЛИ соединены соответственно с третьим ичетвертым входами четвертого элемента ИЛИ, первый выход первого переключателя соединен с первыми входами перВого элемента ЗАПРЕТ и седьмого элемента ИЛИ, первый выход второго переключателя соединен с первым входом второго элемента ЗАП= РЕТ, выход которого соединен с вторым входЬм второго элемента ИЛИ, выход шестого элемента ИЛИ и второй выход первого переключателя соединены соответственно с вторыми входами первого, второго элементов ЗАПРЕТ и третьего, шестого элементов И, выходы первого, седьмого и второго переключателей соединены соответственно с нторым, третьим входами. пятого переключателя и вторым входом шестого переключателя, выход первого элемента ЗАПРЕТ и второй ны:од второго переключателя соедннень соответственно с вторым входом первогО элемента ИЛИ и с третьим входом шестого переключателя, первый и второй выходы третьего переключателя соединены соответственно с вторым входом седьмого элемента И и с вторыми входами первого, второго элементов И, седьмого элемента ИЛИ,вьходы пятого и шестого переключателей соединены соответственно с первыми выходами решающего блока, выходы шестого и седьмогоэлементов И соединены соответственно с вторым и третьим входами третьего элемента ИЛИ.Изобретение относится к телемеха" нике и вычислительной технике и может быть использовано в системах передачи и обработки дискретной информации дпя коррекции ошибок при многократном повторении сообщений. 5Известно устройство для мажоритарного декодирования при приеме информации по,параллельным каналам связи, содержащее регистры и элементы И, ИЛИ, НЕ 1)Недостатком этого устройства является отсутствие воэможности декодирования кодов с повторением, разнесенных во времени, без дополнительных буферных накопителей. 15Известно устройство для мажоритарного декодирования, содержащее регистры, ключ, сумматоры, элементы И, ИЛИ, НЕ, переключатель, триггер, элемент задержки и позволяющее под вергать мажоритарной обработке три, пять и более повторений сообщения без потери промежуточных результатов ;) .Недостатком этого УстРойства является низкая помехоустойчивость, поскольку анализируются не все возможные сочетания повторений сообщения.Наиболее близким по технической сущности к предлагаемому является устройство для мажоритарного декодирования,содержащее ключ, счетчик, первый, второй и третий регистры и решающий блок, первые входы которых соедицены соответствеццо с выхода ми блока синхронизации, первые входы первого, второго и третьего элементов И объединены с вторым входом ключа и подключены к входу устройства, выход ключа соединен с вторым 40 входом счетчика, выходы счетчика соединены соответственно с вторыми входами первого, второго и третьего элементов И, выходы которых соединены соответственно с вторыми входами первого, второго и третьего регистров и решающего блока, выходы первого, второго и третьего регистров соединены соответственно с третьими, четвертыми и пятыми входами решающего блока и счетчика, первый и второй выходы решающего блока подключены соответственно к третьему входу ключа и к выходу устройства. 10 Решающий блок содержит первый, 55 второй и третий переключатели, первый, второй, третий, четвертый, пятый и шестой ключи, первые входы которых подключены соответственно к первым входам решающего блока, пер вые входы первого, второго и третьего элементов ИЛИ соединены сосутветственно с вторымц входами решающего блока, вторые входы первого, второго и третьего переключателей сое динены соответственно с третьим,четвертым и пятым входами решающегоблока, выход первого переключателясоединен с первыми входами первого,второго и третьего элементов И,выход второго переключателя соединен с первым входом четвертого элемента И и с вторыми входами первого элемента И и первого ключа, вторые входы четвертого элемента И ивторого ключа объединены и подключены к первому входу первого элемента ИЛИ, выход третьего переключателя соединен с вторым входом третьего элемента И, выход которого соединен с вторыми входами первого и второ.го элементов ИЛИ, выходы которыхсоединены соответственно с вторымивходами третьего и четвертого ключей,выход первого элемента И соединейс вторым входом первого элементаИЛИ, выход четвертого элемента Исоединен с вторыми входами втоРогоэлемента И и третьего элемента ИЛИ,выход последнего соединен с вторымвходом пятого ключа и с третьям входом второго элемента ИЛИ, выходвторого элемента И соединен с .вторыивходом шестого ключа, выходы первого, второго, третьего, четвертого,пятого и шестого ключей соединенысоответственно с первым, вторым,третьим, четвертым, пятым и шестыивходами четвертого элемента ИЛИ,выход которого соединен с первым ивторым выходами решающего блока 3) .Недостатком эт го устройства яв.ляется низкая помехоустойчивость,поскольку подвергая мажоритарнойобработке первые Ри, затем пять,семь повторений сообщения, устройство не анализирует группу, состоящуюиз трех или пяти повторений,сдвинутую относительно начала цадва повторения, и не осуществляетмажоритарной обработки. Если интенсивному воздействию помех подвергаются четыре повторения, возникаютгруппирующиеся ошибки (что характерно для реальных кацалов связи),то известным устройством будут исправлены не все ошибки после приемасмеси повторений,Цель изобретения - повышение помехоустойчивости устройства.Поставлецная цель достигается тем, что в устройство, содержащее ключ, счетчик, регистры и решаищйй блок, первые входы которых соединены соответственно с первыми входаии блока синхронизации, второй вход ключа является входом устройства, выходы первого ц второго регистров соединены соответственно с вторыми и третьими входами счетчика и решающего блока, выход третьего регистра соединен с четвертым входом решающе 1073788го блока, первые входы которого яв=ляются выходами устройства, введены элемент НЛИ, формирователь сигналов, коммутаторы и четвертый регистр, первые входы формирователясигналов, четвертого регистра и первого, второго, третьего и четвертого ключей подключены соответственнок вторым выходам блока синхронизации, выход ключа соединен с первымвходом элемента ИЛИ, выход которого 1 Осоединен с четвертым входом счетчика, первый и второй выходы счетчикасоединены соответственно с вторьиивходами первого и второго коммутаторов, вторым и третьим входами 15формирователя сигналов и пятым ишестым входами решающего блока, третий выход счетчика соединен с четвертым входом формирователя сигналов иседьмым входом решающего блока, выходы первого, второго, третьего ичетвертого коммутаторов подключенысоответственно к вторым входам первого, второго, третьего и четвертого регистров, выходы третьего и четвертого регистров соединены соответственно с вторыми входами третьегои четвертого коммутаторов и с вторым и третьим входами элемента ИЛИ,выход четвертого регистра соединенс восьмым входом решающего блока,второй выход которого подключен ктретьему входу четвертого коммутатора,первый, второй и третин выходы формирователя сигналов соединены соответственно с третьими входами перво- З 5го, второго и третьего коммутаторов,четвертые входы первого, третьегои четвертого коммутаторов и пятыйвход формирователя сигналов объединены с девятым входом решающего блока и подключены к входу устройства,выходы первого и второго регистровсоединены соответственно с пятым входом первого коммутатора и четвертымвходом второго коммутатора, с шестым й седьмым входами формирователясигналов,фор 1 ирователь сигналов содержит триггеры, элементы И, элементы ИЛИ, элемент НЕ, элементы И-НЕ, элемент ЗАПРЕТ, первые входы первого и второго триггеров, первых элементов И и И-НЕ,второго элемента И и вход элемента НЕ объединены соответственно и подключены к первому, второму и третьему входам формирователя сигналов, выходы первого, второго и третьего элементов ИЛИ подключены соответственно к первому, второму и третьему выходам формирователя сиг налов, первый вход третьего элемен.та ИЛЙ подключен к четвертому входу формирователя сигналов, вторые входы первых элементов И и И-НЕ объединены с первыми входами третьего65 элементаИ и элемента ЗАПРЕТ и подклю- чены к пятому входу формирователя сигналов, вторые входы первого и второго триггеров подключены соответственно к шестому и седьмому входам формирователя сигналов, выходы первого и второго триггеров соединены соответственно с первыми входами второго элемента И-НЕ, четвертого элемента И, с вторьм входом элемента ЗАПРЕТ и с вторыми входами третьего, четвертого элементов И, второго элемента И-НЕ, выходы элемента НЕ, первого и второго элементов И-НЕ, элемента ЗАПРЕТ, второго и четвертого элементов И соединены соответственно с первым и вторым входами первого и второго элементов ИЛИ и с вторым и третьим входами третьего элемента ИЛИ, выход первого элемента И соединен с вторьм входом второго элемента И и третьим входом первого элемента ИЛИ, выход третьего элемента И соединен с третьим входом второго элемента ИЛИ и с четвертым входом третьего элемента ИЛИ.Решающий блок содержит переключатели, первый, второй и третий ключи, первые входы которых соединены соответственно с первыми входами решающего блока, вторые входы первого, второго и третьего переключателей подключены соответственно к второму, третьему и четвертому входам решающего блока, первые выходы первого, второго и третьего переключателей соединены соответственно с первыми входами первого, второго и третьего элементов И, выходы которых соединены соответственно с первыми входами первого, второго и третьего элементов. ИЛИ, выход первого ключа соединен с первым входом четвертого элемента ИЛИ, выход которого подключен к первому выходу решающего блока, первый и второй элементы ЗАПРЕТ, второй вход второго ключа подключен к пятому входу решающего блока, выход второго ключа соединен с первым входом четвертого элемента И, второй вход первого ключа объединен с первым входом пятого элемента И и подключен к шестому входу решающего блока, второй вход третьего ключа подключен к седьмому входу решающего блока, выход третьего ключа соединен с первым входом пятого элемента ИЛИ и с вторыми входами четвертого и пятого элементов И, вйкоды четвер-. того и пятого элементов И соединены соответственно с вторым и третьим входами пятого элемента ИЛИ, выход которого соединен с вторьм входом четвертого элемента ИЛИ и с вторым выходом решающего блока, первыевходы четвертого, пятого и шестогопереключателей соединены соответственно с первыми входами решающегоблока, первый выход четвертого переключателя соединен с первыми входами шестого элемента ИЛИ и шестого,седьмого элементов И, вторые входы четвертого переключателя и шестого элемента ИЛИ подключены соответственно к восьмому идевятому входамрешаюцего блока, второй выход четвертого переключателя и выход третьего элемента ИЛИ соединены соответственно с третьим и четверйым входами четвертого элемента ИЛИ, первыйвыход первого переключателя соединен с первыми входами первого элемента ЗАПРЕТ и седьмого элемента ИЛИ,первый выход второго переключателясоединен с первым входом второгоэлемента ЗАПРЕТ, выход которого соединен с вторым входом второго элемента ИЛИ, выход шестого элемента ИЛИи второй выход первого переключателясоединены соответственно с вторымивходами первого, второго элементов 25ЗАПРЕТ и третьего, шестого элементов И, выходы первого, седьмого и второго переключателей соединены соответственно с вторым, третьим входами пятого переключателя и вторым 30входом шестого переключателя, выходпервого элемента ЗАПРЕТ и второй выход второго переключателя соединенысоответственно с вторым входом первого элемента ИЛИ и с третьим входом шестого переключателя, первыйи второй выходы третьего переключателя соединены соответственно с вторьмвходом седьмого элемента И и с вторыми входами первого, второго элементов И, седьмого элемента ИЛИ, выходы пятого и шестого переключателейсоединены соответственно с первымивыходами решающего блока, выходышестого и седьмого элементов И соеди-:нены соответственно с вторым и треть им входами третьего элемента ИЛИ. На фиг. 1 представлена структурная схема устройства для мажоритарного декодирования;.на фиг. 2 - структурная схема формирователя сигналов;.на Фиг. 3 - структурная схема решающего блока,Устройство для мажоритарного декодирования содержит ключ 1, элемент2 ИЛИ, счетчик 3 (счетные ячейки 3-1,553-2, 3-3), Формирователь 4 сигналов,коммутаторы 5 - 8, регистры 9 - 12сдвига, решающий блок 13, блок 14синхронизации, триггеры 15 и 16,элементы 17 НЕ, элемент 18 И-НЕ, бОэлементы 19 и 20 И, элемент 21 И-НЕ,элемент 22 ЗАПРЕТ, элементы 23 и24 И, элементы 25, 26 и 27 ИЛИ, переключатели 28, 29 и 30, элемент31 ИЛИ, переключатель 3.2, ключи 33 и б 5 и 34, элементы 35, 36 и 37 И, элемент 38 ЗАПРЕТ, элементы 39 - 43 И,- элементы 44 - 48 ИЛИ, переключатели 49 и 50, ключ 51, элемент 52 ИЛИ.формирователь 4 сигналов, включаясь в работу в момеит начала приема шестого повторения, преобразует коды входных сигналов, своим воздействием меняя первоначальное Функциональное назначение регистров 9, 10 и 11 сдвига. Работа формирователя 4 может быть задана табл. 1. Согласно табл. 1 могут быть получены соответствующие логические выражения, с помоцью которых реализуется функциональная схема формирователя 4. 1 4 1 4 ф1) у = хх + х х + х х 12 у - х х + х + х х + + х 4 х х В их состав входят следующие переменные: х - значения элементов шестого повторения сообщения, поступающих на входнформирователя 4; Х 2 Х - цифровой код числа единичных сигналов в одноименных элвлента х треть его, четв ертого, пятого повторений (входы г, д Формирователя 4); Х 4,Х,Х- цифровой код числа единичных сигналов в одноименных элементах пяти повторений сообцения (входы, а,б, в формирователя 4);- сигнал пр.снятия решения по одноименным элементам шести повторений (выход е формирователя 4);1 - имеет место преобладав: ние элементов одного типа; 44 0 - одинаковое количество элементов разного типа; сигнал принятия решения по 2 одноименным элементам третьего, четвертого, пятого, шестого повторений (выход ж формирователя 4); Ь = 1 - имеет место преобладаэ 2 ние элементов одного типа; О - одинаковое количество элементов разного типа; О - значение результата приня- Ь тия решения первого (У 1) и второго(У 2) типа (выход,3 формирователя 4); - 1 - в одноименных элементах 3 преобладают единичные сигналы; 0 - во всех остальных слуЧа ях. При приеме первых трех повторений в регистрах 12, 11 и 9 хранятся(2)2,.=у + у х22 где х - значение элементов седьмо 7го повторения;результат мажоритарной обработки семи повторений сообцения;2 - результат мажоритарной об 2работки пяти последних повторений.В состав блока 13 входит схема, осуществляющая мажоритарную обработку трех первых повторений, реализуемая в соответствии с логическим выражением, полученным из табл. 3,где б - значения, которые могутпРинимать одноименные элементы первого, второго итретьего повторений сообщения;Е - значение результата мажори 3тарной обработки по комбинации одноименных элементовтрех повторений.Устройство работает следующим образом.Исходное состояние счетчика 3, регистров 9 - 12 и триггеров 15 и 16 - нулевое, ключ 1 закрыт, первый вход коммутатора 8 открыт.Первое повторение сообщения через коммутатор 8 поступает на вход регистра 12, в котором оно запоминается. По окончании приема первый вход коммутатора 8 закрывается, открывается первый выход переключателя 32 блока 13, элементы первого понторения сообцения выдаются на 50 55 60 65 элементы вышеупомянутых повторенийсообщения соответственно, С приходом четвертго и пятого повторениян регистрах 9 и 10 хранится кодчисла единиц в одноименных эле 1 ентах третьего, четнертого, пятогоповторений, элементы первого пов-торения сохраняются в регистре 12,второго - в регистре 11 сдвига.После прихода шестого повторения врегистры 9, 10 и 11 заносится результат обработки формирователем 4,а результат мажоритарной обработкипяти повторений хранится в регистре12. По окончании приема седьмогоповторения в регистре 9 хранитсярезультат мажоритарной обработкисеми повторений, а в регистре 10результат обработки пяти последнихповторений, т.е. 3-, 4-, 5-, 6- и,7-го,Работа решаюцего блока 13 задается следующими логическими условиями,полученными из табл, 2: выход устройства для дальнейшей об"работки. Осуществляется прием второго повторения сообщения. Открывается первый вход коммутатора 7, по которому элементы второго повторениясообщения записываются в регистр 11. Сообщение из регистра 11 поступает на вход переключателя 30 блока 13,с первого открытого выхода которогочерез элемент 45 ИЛИ поступает навторой открытый вход переключателя49, а затем на выход устройства длядальнейшей обработки. Элементы третьего повторения сообщения через второй открытый вход коммутатора 5 заносятся н регистр 9, откуда через переключатель 29 с первого его выхода через элемент 45 ИЛИ и открытый второй нход переключателя 49 проходят на выход устройства. Затемосуществляется мажоритарная обработка первых трех повторений. Послеокончания приема элементов третьегоповторения закрывается второй вход коммутатора 5 и открываются третий вход коммутатора 5, вторые входы коммутаторов 7 и 8 для перезаписи информации, хранящейся в регистрах 9, 11 и 12. Кроме перезаписи информация с выходов регистров 10, 11 и 12 поступает на входы переключателей 29, 30 и 32 блока 13, В этот момент закрываются первые и открываются вторые выходы переключателей 29, 30 и 32, к которым под - ключена схема выборки по критерию, два из трех на элементах 39, 40, 41 и 48 ИЛИ, с выхода которой результат мажоритарной обработки выдается на выход устройства. Благодаря перезаписи информации возможно повторение описанной процедуры длявыдачи еще раз результата мажоритарной обработки, после чего вторые выходы переключателей 28, 30 и 32 закрываются, также закрываются вторые входы переключателей 49 и 50. Таким образом, по окончании приема третьего повторения и получения мажоритарного результата н регистре 9 оказывается записанным третье повторение, в регистре 11 - второе, а в регистре 12 - первое повторенйе сообщения. С приходам четвертого повторения открываются первые входы коммутаторов 5 и б, закрываются третий вход первого коммутатора 5 и вторые входы коммутаторов 7 и 8, счетчик 3 находится в нулевом состоянии. Открывается ключ 1, и через элемент 2 ИЛИ сигнал чунертого повторения поступает на вход счетчи. ка 3. До момента прихода первого символа четвертого повторения на один разряд сдвигается информация н регистре 9, получается, что первый элемент третьегоповторения с ныхо 107378820 да регистра 9 поступает на установочный вход первого разряда 3-1 .счетчика 3. Если этот элемент "1", топервый разряд счетчика 3 устанавливается в это же состояние. Еслипервый элемент четвертого повторения также "1", то состояние счетчика 3 изменяется - первый разряд устанавливается в "0", а второй разряд в "1 ". При считывании состояний счетчика в первый разряд регистра 9 записывается "0", а в первыйразряд регистра 10 - "1". Далеесчетчик В сбрасывается в ноль, информация в регистрах 9 и 10 сдвигается на один разряд, и счетчик 3 15устанавливается в состояние, соответствующее второму элементу третьего повторения. С приходом очередногоэлемента четвертого повторенияпроцесс обработки повторяется.При приеме каждого элемента пятого повторения состояние первогои вторго разрядов счетчика 3 можетоказаться в одном из следующих состояний: 00, 10, 01, 11, - определяющих код числа единиц в одноиленных элементах трех повторений(третьего, четвертого и пятогО) . ПоДанным Ъодам можно получить результат мажоритарной обработки трех вышеупомянутых повторений, используяследующее правило.Информация "1" формируется и выдается на выход устройства в техслучаях, когда счетчик 3 находитсяв состоянии 01, 11 (две или триединицы из трех возможных) . Информационный "0" Форулируется и выдается на выход устройства для состояний 00 и 10 счетчика 3 (три илидва из трех возможных);40Следовательно, информационныеэлементы могут непосредственно Формироваться по состоянию второго разряда счетчика 3. Поступая ,на четвертый вход решающего блока 13, информационные элементы результата мажоритарной обработки через открытыйключ 51 и элемент 52 ИЛИ выдаютсяна выход устройства для дальнейшейобработки. Если результат мажоритарной обработки два из трех необходимо выдать повторно, то содержимое регистра 10 поступает в решающийблок 13 на второй вход, где черезпереключатель 29 со второго его выхода по второму открытому входу переключателя 50 выдается на выход ,устройства.С момента окончания приема пятого повторения закрываютса ключи 1 60и 51, на коммутаторах 5 и б . отключаются первые входы, подключаютсяна коммутаторе 5 четвертый вход, на-коимутаторак б и 7 - третьи входы,открывается третий вход коммутатора 65 8. Затем продолжается прием шестого повторения. До момента поступления первого элемента шестого повторения на первый вход формирователя 4происходит сдвиг информации в регистрах 9 и 10. Элементы, считываемые с регистров 9 и 10, поступая на установочные входы разрядов 3-1, 3-2 счетчика 3, формируют код числа принятых единиц для каждого разряда сообщений по трем принятым повторениям (третьему, четвертому, пятому). Код, считываемый с выходов регистров 9 и 10, поступает на входыФормирователя 4, устанавливает триггеры 15 и 16 в положение считываемого цифрового кода. За время следования первого элемента шестого повторения происходит поочередный сдвиг на один разряд информации, хранящейся в регистрах 11 и 12, которая через элемент 2 ИЛИ поступает на вход счетчика 3, изменяя цифровой код числа единиц в соответствующих элементах трех повторений до кода числа единиц в соответствующих символах первк пяти повторений, код с выходов ; ;тика 3 поступает на входы о, Г, б формирователя 4, где совместно с первым элементом шестого повторения и запомненным кодом числа единиц в соответствующих элементах третьего, четвертого, пятого повторений на триггерах 15 и 16 поступает на вход схемы, реализующей логические выражения ( 1) . Выходные сигналы у , у у, Формирующиесяв соответствии с выражением (1), записываются в регистры 9, 10, 11, проходя по четвертому открытому входу коммутатора 5 и третьим входам коммутаторов б и 7. В это же время цифровой код числа единиц в соответствующих элементах пяти повторений поступает с выходов О , 8 , 6 счетчика 3 на соответствующие входы блока 13, где через открытые на время следования шестого повторения ключи 33 и 34 подаются на схему выдачи результата мажоритарной обработки три из пяти, которая для состояний 110, 001, 101 Формирует единицу, а для состояний 000, 100, 010 - ноль. Результат с выхода элемента 48 ИЛИ поступает через коммутатор 8 в регистр 12, где запоминается для случая повторной выдачи, а также подается через элемент 52 ИЛИ на выход устройства для дальнейшей обработки. Перечисленные операции повторяются для всех элементов шестого повторения, но предварительно перед приходом каждого нового элемента шестого повторения триггеры 15 и 16 и счетчик 3 обнуляются. По окончании приема шестого повторения в регистрах 9, 10 и 11хранятся результаты обработки фор-, мирователем 4, а в регистре 12 результат мажоритарной обработки три из пяти, который н случае необходимости выдается повторно через переключатель 32 блока 13 на выход устройства.Перед приходом элементон седьмого повторения закрываются четвертый вход коммутатора 5, третьи входы коммутаторов б, 7 и 8, счетчик 10 3 устанавливается в ноль; вторые входы переключателей 49 и 50 и перный ныход переключателя 32,закрываютсяОткрываются первый вход коммутатора 8, третий вход коммутатора 15 5, вторые входи коммутатора б и 7, первые выходы переключателей 28, 29 и 30 и первые входы переключателей 49 и 50.Элементы седьмого повторения че- р 0 рез коммутатор 8 записываются в .регистр 12, а также поступают на вход блока 13. Если выходные сигналы регистрон 9, 10, 11 упринимают значение 101 соответстненно, то это означает,что по шес-. ти одноименным элементам принято решение у = 1), это решение является 1 (у = 1 , и элементов разного типа в третьем, четвертом, пятом, шестом повторении - одинаковое количество (у = О). В этом случае на элемент 35 И подаются единичные Сигналы (у = 1, у, = 1), что определяет появление единичного сигнала на выходе элемента 35 И и его прохождение через элемент 44 ИЛИ, переключатель 49 на выход устройства как результата глажоритарной обработки семи повторений ( Е) . Значение соответствующего элемента седьмого повторения х 7), поступающее на вход блока 13, на формировании результата мажоритарной обработки семи повторений не сказывается. Однако, так как соответствующих элемен тов в третьем, четвертом, пятом, шестом повторениях разного типа одинаковое количество (у = О), то ре-аультат мажоритарной обработки последних пяти повторений ( к) полно стью определяется соответствующим элементом седьмого повторения.Поскольку на запрещающем входе элемента 38 ЗАПРЕТ сигнал отсутствует (,г= О), то сигнал х 7, поступающий на вход блока 13 через элементы 38, 46, переключатель 50 подается на выход устройства как результат мажоритарной обработки (к) пяти последних повторений. 60Если выходные сигналы регистров 9, 10 и 11 имеют вид 011, это значит, что по одноименным элементам шести повторений решение не принято (= О), т.е. существует неопре- б 5 деленность, так как приняты три единицы и три нуля, В этом случае мажоритарное решение по семи повторениям (е,) всецело определяется значением элемента седьмого повторения х . Поскольку на запрещающем входе элемента 38 ЗАПРЕТ сигнал отсутствует (= О), то сигнал х с выхода элемента 31 ИЛИ через элементы 36, 44, переключатель 49 проходит на выход устройства как результат глажоритарной обработки (2,) семи повторений, В это же время сигналы 2= - 1, 3 = 1 поступают на входы -элемента 37 И с выхода которого через элемент 4 б ИЛИ, переключатель 50 проходят на выход устройства как результат мажоритарной обработки пяти повторений независимо от значения соответствующего элемента седьмого повторения х.В табл. 1 приведены все варианты решения, которые могут быть получены решающим блоком 13. Логические элементы, реализующие ныражение (2), работают аналогично рассмотренному. Так как информация в регистрах 9, 10 и 11 перезаписана, а элементы седьмого повторения х хранятся в регистре 12, то результаты мажоритарной обработки Е, Я могут быть выданы повторно. Для этого открывается второй выход переключателя 32, Сигналы , г,г, З на вход блока 13 поступают аналогичным образом с регистров 9, 10 и 11, а текущее значение х 7 через переключатель 32, элемент 31 ИЛИ поступает на соответствующие входы схемы виработки мажоритарных результатов 7 Е с выхода регистра сдвига 12. Работа этой части схемы задается выражениями (2).Предлагаемое устройство обладает более высокой технико-экономической эффективностью, чем известное. Известное устройство позволяет подвергать мажоритарной обработке только 2 щ - 1, (где в = 2, 3, 4 повторений сообщения. Предлагаемое устройство увеличивает помехоустойчивость за счет дополнительной мажоритарной обработки третьего, четвертого, пятого повторений сообщения, а также выдает результат мажоритарного анализа последних пяти повторений, т.е. третьего, четвертого, пятого, шестого, седьмого.Эквивалентная вероятность возникновения четырехкратной ошибки для семи повторений равнаР=СР=35 Р9 7 огде Рд - вероятность искажения одного символа.Для известного устройства при появлении четырехкратных ошибок.в 19 из 35 случаев ошибки исправлены.О 0 О 0 0 0 О 0 О 0 0 О 0 0 О О О О 1. О О не будут, что ведет в потере информациип Э фгде Р =19 Р4и - число элементов в одном повторении. В предлагаемом устройствеЪР - И Рз,где Ру = 10 Рф,что достигается вводом дополнительного анализа сообщения третьего,четвертого, пятого повторений ипоследних пяти из семи возмокны 3 с повторений сообщения. СледовательноФт.е. потери инФормаций уменьшаются10 почти в два раза,