Микропрограммное устройство управления

Союз СоветсиинСоциапистичесиинРеспубпии ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 920726(5 )М. Кл. С 06 Г 9/Л 2 3 Ъсудлрстеннный квинтет СССР во делам нзабретеннй н открытий(54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ изобретение относится к цифровой вычислительной технике и может быть использовано в качестве микропрограммного устройства управления, а также для решения оптимизационных задач при разработке микропрограм"5 много обеспечения вычислительных и управляющих систем.Известно устройство микропрограм" многб управления, содержащее два блока памяти, буферный и адресный регистры, счетчики адреса и микро" команд, два дешифратора, генератор тактовых импульсов, два блока элементов И, четыре элемента И 1.Недос 1 ат ком указанного устройства является низкая функциональная возможность.Наиболее близким по технической сущности и достигаемому положительно- . Вму эффекту к изобретению являетсямикропрограммное устройство, содер"жащее последовательно соединенныеадресный регистр, перЮй вход, которого является кодом операции ус 1"ройства, первый дешифратор, первыйблок памяти и шифратор, счетчикадреса и второй дешифратор, первыйблок элементов И, первый буферныйрегистр и второй блок элементов И,счетчик микрокоманд и первый элемент И, второй блок памяти, генератор тактовых импульсов, второй буферный регистр, второй - четвертыйэлементы ИМ.Недостатком известного устройстваа являются низкие функциональныевозможности, так как в устройствеотсутствует возможность предварительного моделирования и оптимизации микропрограмм, которые используются в дальнейшем для целей управления,Цель изобретения " сс кращениеоборудования.Поставленная цель достигаетсятем, что микропрограммное устрой"ство управления, содержащее после 19ратора, соответствующие входы группы входов шифратора соединены со вторыми и третьими выходами первого и второго информационных регистров, выходами первого и третьего узлов сравнения, вторым выходом блока анализа разности, выходами первого и пятого элементов И, третий вход первого узла сравнения; третий вход третьего узла сравнения, третий и четвертый входы блока анализа раз" ности, установленные входы счетчика адреса и счетчика микрокоманд, второй вход второго элемента ИЛИ, третий вход, первого элемента ИЛИ, первый и второй входы первой группы входов элемента ИЛИ-И, второй вход второго блока элементов И, второй вход третьего блока элементов И и второй вход пятого блока элементов И соединены с соответствующими выходами поля микроопераций первого блока памяти.2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок анализа разности содержит буферный регистр, сумматор, три блока элементов И, узел сравнения и элемент И, причем первый вход блока соединен 0726 20с прямым входом первого блока элементов И, с входами элемента И, выход которого соединен с инверснымвходом первого и первым входом второгоблока элементов И,второй вход которогосоединен с первым входом сумматора ивторым входом блока, выход второгоблока элементов И - с входом буферного регистра, выход которого сое"1 О динен с первым входом узла сравнения", второй вход которого соединенс первым входом третьего блока элементов И и выходом сумматора, второй вход которого соединен с выхо 15 дом первого блока элементов И, третий вход узла сравнения соединен стретьим входом блока, четвертый, вход которого соединен со вторымвходом третьего блока элементов И,20 выход которого является первым выходом блока, второй вход которогосоединен с выходом узла сравнения.Источники информации,принятые во внимание при экспертизе25 1. Авторское свидетельство СССРУ Ц 827 И, кл. С 06 Г 9/22, 19752, Авторское свидетельство СССРпо заявке Р 2633719/18-21,кл. 6 06 Г 9/22, 1978 (прототип)920726Фиг. ГСоставитель Т,Пономарева Редактор Л Авраменко Техред С.Мигунова Корректор Г.РешетникЪ Заказ 2344/56 Тираж 732 Подпи сное ВНИИПИ Государственно: комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4дова 1 ельно соединенные регистр адреса, первый дешифра 1 ор и первый блок памяти, выход первого адресного поля которого соединен с первым входом шифратора, первый вход регистра адреса является входом кода операции устройства, первый блок элементов И, выход которого через первый буферный регистр соединен с первым входом второго блока элементов И, счетчик адреса, выходом соединенный с первым входом второго дешифратора, счетчик микрокоманд, выходом соединенный с первым входом первого элемента И, второй блок памяти, выходом соединенный с выходом регистра микрокоманд, генератор тактовых импульсов, второй буферный регистр, второй, третий и чет вертый элементы И, дополнительно содержит первый и второй информационные регистры, регистр микрокоманд, блок анализа разности, три узла сравнения третий дешифратор, 1 ри ггер режима, третий - седьмой блоки элементов И, первый - четвертый блоки элементов ИЛИ, пятый элемент И, первый четвертый элементы ИЛИ, элемен 1 ИЛИ-И, причем выход микроопераций регистра микрокоманд соединен с первым входом первого узла сравнения и является выходом микроопераций устройства, выход логических условий регистра микрокоманд соединен с первым входом третьего дешифра 1 ора, второй вход которого соединен с выходом второго адресного поля первого блока памяти, второй вход третьего дешифратора соединен с нулевым выходом триггера режима, единичный вход которого является информационным входом устройства, а единичный выход триггера режима соединен со вторым входом шифратора, выход которого соединен со вторым входом регистра адреса, выход третьего дешифратора соединен с первым входом первого блока элементов ИЛИ, второй вход которого соединен с выходом второго дешифратора, а выход первого блока элементов ИЛИ - с адресным входом второго блока памяти, информационный вход которого соединен с выходом второго блока элементов ИЛИ, первый - тре 1 ий входы которого соединены соответственно с выходами третьего - пятого блоков элементов И, первый вход третьего блокаэлементов И соединен со вторым входом первого узла сравнения и с выходоммикрокоманд первого информационного регистра, вход которого является информационным входом устройства, выход метки начала первого информационного регистра соединен с первым входом второго элемента И, второйвход ко 1 орого соединен с первым вы 10 ходом второго узла сравнения, а вы;ход второго элемента И - с первым15 20 25 ЗО 35 40 45 50 55 входом первого элемента ИЛИ, выход которого соединен с первым входом первого блока элементов И, второй вход ко 1 орого соединен с выходом счетчика адреса, первыми входами второго узла сравнения, блока анализа разности и шестого блока элементов И, выход через второй буферный регист р соединен с первым входом седьмогоблока элементов И, второй вход которого соединен с выходом второго элемента ИЛИ, а выход седьмого блока элементов И - с первым входом третьего блока элементов ИЛИ, второй вход которого является информационным входом устройства, третий вход третьего блока элементов ИЛИ соединен с первым выходор блока анализа разности, а четвертый выход третьего блока элементов ИЛИ соединен с выходом второго блока элементов И,. первый вход которого соединен со вторым входом второго узла сравнения, второй вход которого соединен со вторым входом первого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход третьего блока элементов ИЛИ соединен с информационным входом счетчика адреса, счетный вход которого соединен с выходом элемента ИЛИ-И, первый вход которого соединен со вторым входом третьего элемента ИЛИ, второй вход элемента ИЛИ-И - с первым входом четвертого элемента ИЛИ, первый вход чет вертого блока элементов И соединен с выходом микрокоманд второго информационного регистра, вход которого является информационным входсм устройства, выход мет ки конца второго информационного регистра соединен с инверсными входами четвертого блока элементов И и четвертого элемента ИЛИ, а также с первым входом второго и вторым входом первого элементов ИЛИ, выход метки начала в 1 о1 о 15 го эо 35 40 45 50 5 92 рого информационного регистра соеди" нен со вторым входом шестого блока элементов И, первый вход генератора таковых импульсов соединен с первым входом третьего элемента И, выход которого соединен со входом считывания второго блока памяти, вход за" писи соединен с выходом четвертого элемента И, первый вход которого соединен со вторым входом генерато" ра тактовых импульсов, а второй вход четвертого элемента И соединен с вы" ходом третьего элемента ИЛИ, информационный вход устройства соединен с первым входом третьего узла сравнения, второй вход которого соединен с выходом счет чи ка ми к ро команд, счетный вход которого соединен с выходом первого узла сравнения и вторым входом блока анализа разности, а выход третьего узла сравнения - с инверсным входом элемента ИЛИ-И и первым входом пятого элемента И, второй вход которого соеди" нен со вторым выходом блока анализа разности, а выход пятого элемента И с первым входом пятого блока элементов И и первым управляющим входом второго дешифратора, второй уп" равляющий вход которого соединен с выходом четвертого элемента ИЛИ, третий выход генератора тактовых импульсов соединен с управляющим входом первого дешифратора, соответ" ствующие входы группы входов шифратора соединены со вторыми и третьими выходами первого и второго информационных регистров, выходами перро" го и третьего узлов сравнения, вто" рым выходом блока анализа разности, выходами первого и пятого элементов И, третий .вход первого узла срав" нения, третий вход третьего узла сравнения, третий и четвертый входы блока анализа разности, установоч-, ные входы счетчика адреса и счетчика микрокоманд, второй вход второго элемента ИЛИ, третий вход первого элемента ИЛИ, первый и второй входы первой группы входов элемента ИЛИ-И, второй вход второго блока элементов И, второй вход третьего блока элементов И и второй вход пятого блока элементов И соединены с соответствующими выходами поля микроопераций первого блока памяти, Кроме того, блок анализа разности содержит буферный регистр, сумматор, три блока элементов И, узел сравнения и 07266 вестой элемент И, причем первый входблока соединен с прямым входом пер"вого блока элементов И и с входамиэлемента И, выход которого соединенс инверсным входом первого и первымвходом второго блока элементов И,второй вход которого соединен спервым входом сумматора и вторымвходом блока, а выход второго блокаэлементов И - со входом буферногорегистра, выход которого соединен спервым входом узла сравнения, второй вход которого соединен с первымвходом третьего блока элементов Ии выходом сумматора, второй вход Ко-торого соединен с выходом первогоблока элементов И, третий вход узласравнения соединен с третьим входомблока, четвертый вход которого соединен со вторым входом третьего блока элементов И, выход которогоявляется первым выходом блока, второй вход которого соединен с выходом узла сравнения,ИнФормация в устройстве хранится в двух блоках памяти,В первом блоке памяти хранятся управляющие микропрограммы, позволяющие управлять выборкой информации из второго блока памяти, Во втором блоке памяти, представляющем динамическое микропрограммное ., запоминающее устройство, содержится информация о линейных последовательностях операционных микрокоманд и логических условиях перехода.На Фиг.1 приведена функциональная схема устройства; на Фиг.2- функциональная схема блока анализа разности.Функциональная схема устройства (Фиг.1) содержит первый информационный регистр 1 с полями микрокоманд 2, метки конца 3 метки начала 4, второй информационный регистр 5 с поля" ми микрокоманд 6, метки конца 7, метки начала 8, третий - пятый бло" ки элементов И 9 - 11 соответствен" но, второй 12 и первый 13 блоки элементов ИЛИ, третий элемент И 14, второй блок памяти 151 регистр.16, микрокоманд с полями микроопера" ций 17 и логических условий 18 пер" вый узел сравнения 19, счетчик 20 микрокоманд, третий узел сравнения 21; блок анализа разности 22, пятый элемент И 23, регистр адреса 24, первый дешифратор 25, первы блок памяти 26 с первым адресным7 92 полем 27, полем 28 микроопераций и вторым адресным полем 29, шифратор 30, генератор 31 тактовых импульсов, триггер 32 режима, третий дешиФратор 33, т ретий элемент ИЛИ 34, четвертый элемент И 35третий блок элементов ИЛИ 36, элемент ИЛИ-И 37, счетчик 38 адреса, второй дешифратор 39, четвертый элемент ИЛИ 40, первый элемент ИЛИ 41, первый блок элементов И 42, первый буферный ре 1 истр 43, второй блок элементов И 44 второй узел сравнения 45, второй элемент И 46, шестой блок элементов И 47, второй буферный регистр 48, второй элемент ИЛИ 49, седьмой блок элементов И 50, первый элемент И 51. Кроме того, обозначены первый и второй информационные входы 52 и 53 устройства соответственно, входы импульсов считывания и записи 54 и 55 устройства соответственно, выход микроопераций 56 устройства, вход 57 задания глубины оптимизации устройства, вход 58 кода операции устройства, вход 59 задания. режима работы устройства, вход 60 начального адреса устройства, второй и третий выходы 61 - 64 первого и второго информационных регистров соответственно, выходы 65 - 67 первого, четвертого и третьего узлов сравнения соответственно выход 68 пятого элемента И, выход 69 первого элемента И, выходы 70 - 81 поля микроопераций первого блока памяти. Блок анализа разности 22 (фиг.2) состоит из блока элементов И 82, буферного регистра 83, комбинационного сумматора 84, узла сравнения 85 блока элементов И 86, элемента И 87 и блока элементов И 88, Микропрограммное устройство управления работает в двух режимах - режиме моделирования и оптимизации (первый режим) и режиме управления (второй режим). Первому режиму соответствует единичное, а второму - нулевое состояние три ггера 32. В первом режиме регистр 24, дешифратор 25, блок памяти 26 и шифратор 30 выполняют функцию шестого устройст ва управления, которое формирует сигналы микроопераций на выходах 70 " 80 поля 28 блока памя" ти 26 в соответствии с адресами, передаваемыми в регистр 24 шифратором 30, Синхронизация считывания информации осуществляется по импуль 0726 8 5 1 О 15 20 25 30 35 40 45 50 55 сам генератора 31, Адрес очереднойуправляющей микрокоманды синтезируется в зависимости от информации,записанной в первом адресном поле 27,и значений логических условий, поступающих на входы 61 - 69 шифратора 30. Логические условия формируются на выходах различных узлов устройства (регистров 1 и 5, узловсравнения 19 и 21, блока анализаразности 22, элементов И 23 и 51),с целью организации ветвлений в последовательностях управляющих микрокоманд,Сигналы К 1 (Н 1) и К 2 (Н 2) на выходах 63 (64) и 61 (62) регистрови 1 соответственно равны единице ьпоследних (первый) микрокомандахпервой и второй, а также последующих микропрограмм.Во втором блоке памяти 15 хранятся последовательности операционныхмикрокоманд, считываемых в регистр16. Информация записывается в блокпамяти 15 из регистров 5 (перваямикропрограмма), 1 (вторая и последующие), блоки элементов И 9 и 10и блок элементов ИЛИ 12, Кроме того, через блок элементов И 11 осуществляется запись значений внутренних логических условий - идентификаторов, определяющих переход к выполнению требуемой линейной последовательности. Адрес, по которомупроизводится запись или считываниеинформации, формируется дешифраторами 39 и 33 через блок элементов ИЛИ 13, В первом режиме адресФормируется дешифратором 39 в соответствии с кодом, записанным всчетчике 38 по сигналам управления,поступающим через элемент ИЛИ 40.Исходное состояние счетчика 38 устанавливается через блок элементов ИЛИ 36 по коду на входе задания начального адреса 60 или покодам, записанным в буферных регистрах 43 и 48. Содержимое счетчикаувеличивается по сигналам микроопераций на выходах 70 и 71 поля 28блока памяти 26, этими сигналамитакже разрешается соот вественно считывание и запись информации в блокпамяти 15 по импульсам на входах 54и 55, поступающим на элелен 1 ы И 35 и14. Управляоций сигнал, по кооромуформируется адрес дешифратором 39,поступает через элемент ИЛИ 40. Первый буферный регистр 43 предназначен9 9207 для хранения конечного адреса, по которому записана последняя микро команда в блок памяти 15. Эапись ко" да в регистр 43 производится иэ счетчика 38 через блок элементов И 42 по сигналам, Формируемым элементом ИЛИ 41, Содержимое регистра 43 переписывается в счетчик 38 через блок элементов И 44, управляемый сигналом на выходе 79 поля микроопераций 28 бло" о ка памяти 26. 8 торой буферный регистр 48 используется для хранения начального адреса, по которому записана первая микрокоманда первой микропрограммы, Запись кода адреса в ре" гистр 48 иэ счетчика 38 осуществляется через блок элементов И 47 по сигналу начала первой микропрограммы на выходе 64 регистра 5 Н 1=1. Перезапись содержимого регистра 48 всчет чик 38 производится через блок элементов И 50 по сигналу, формируемому элементом ИЛИ 49 после прихода сигнала с выхода 63 регистра 5, свидетельствующего об окончании записи д пер вой ми кро про граммы (К 1=1), или сигнала с выхода 76 поля микроопераций 28 блока памяти 26.Первый узел сравнения 19 предназначен для сравнения ьекрокоманд, ЗО поступающих в регистр 1 и считываемых из блока памяти 15 в регистр 16. Узел, сравнения 19 по сигналу микро- операции на выходе 77 поля 28 блока памяти 26 Формирует сигнал 5, причем1, если РС 1 = РС 16 ," О, еслиРС 1= РС 1611 где РС 1; - содержимое )-того поля -того регистра. Счетчик микрокоманд 20 осуществляет подсчет числа совпадающих команд и хранит код длины повторяющейся последовательности.Оторой узел сравнения 45 производит сравнение содержимого регистра 43 и счетчика 38. Сигналы Ч и Ч( на первом и втором выходах узла сравне" ния 43 определяются следующим образом:1если РС 43(СТ 38;0, если РС 43СТ 38. 1, если ГРС 43 :ГСТ 3811 О, если РС 43 СТ 38,Элемент И 46 при т =1 и К 2=1 раз" решает перезапись в регистр 43 со"держимого счетчика 38.Элемент И 51 при=1 и нулевом состоянии сцетцика 20 формирует сигнал Е , разрешающий прохождение че 26 10рез элемент И 35 импульса записи информации в блок памяти 15. Кроме то"го, разрешающий сигнал может посту"пить с выхода 70 поля микроопераций 28 через элемент 19 И 34.Третий узел сравнения 21 предназначен для сравнения по сигналу микрооперации на выходе 72 длины повто.ряющейся последовательности ее требуемым значением Ир и формированиясигнала , для которого справедливоследующее1, если СТ 21 7, птО, если СТ 21 С пГ;Блок анализа разности 22 исполь-зуется для получения сигнала сР, оп"ределяемого следующим образом:1,если СТ 38- СТ 20 Фсоязй;О,еспи СТ 38- СТ 20 соя 5 й.Элемент И 87 (фиг.4 предназначендля контроля нулевого состояния счет"цика микрокоманд 20. Блок элементовИ 82 (86) управляет подачей кодасчетчика 38 (20) в регистр 83 (сумматор 84), Регистр 83 осуществляет хранение кода счетчика 38, соот ветствующего нулевому состоянию счетчика 20,Сумматора 84 определяет разность ко"дов, записанных в счетчиках 38 и 20.Узел сравнения 85 производит сравнение начального кода, записанногое счетчике 38 при нулевом состояниисчетчика 20 (т.е, начальной разности1 СТ 38 - СТ 20 при СТ 20 0) скодом текущей разности состоянийэтих счетчиков. Блок элементов И 88предназначен для управления передачей в счетчик 38 кода разности7 СТ 38 " ГСТ 203 , который представляет собой код адреса первой повто-,ряющейся микрокоманды. Это позволяет затем продолжить дальнейший ана"лиз с адреса начала повторения и указать в микрокоманде, предшествующейповторяющемуся участку требуемойдлины, адрес безусловного переходак соответствующему участку, ранеезаписанному в блоке памяти 15.Сигналом уб г на выходе 68элемента И 23 разрешается записьвнутреннего логического условияидентификатора по сигналу на выходе 74 блока памяти 26, церез блокэлементов 11 и блок элементов ИЛИ 12в блок памяти 15.Микропрограммное устройство функционирует следующим образом,Первый режим работы, которому со"ответствует единичное состояние0726 12 1192 триггера 32, делится на три микро- режима: запись первой микропрограммы в блок памяти 15; сравнение мик" рокоманд второй и последующих мик" ропрограмм с микрокомандами, записанными в блоке памяти 15; анализ длины повторяющегося участка и запись внутренних логических условий- идентификаторов,В первом. микрорежиме в счетчик 38 адреса через блок элементов ИЛИ 36 со входа 60 записывается начальный адрес первой микропрограммы. После записи в регистр 5 первой микрокоманды по сигналу Н 1=1 этот адрес через блок элементов И 47 переписывается в регистр 48, Содержимое поля 6 регистра 5 через открытый блок элементов И 10 и блок элементов ИЛИ 12 на информационный вход блока памяти 15, на его адресный вход через блок элементов ИЛИ 13 подается адрес с выхода дешифратора 39, на управляющий вход которого поступает единичный сигнал с выхода элемента ИЛИ 40. Одновременно по начальному адресу в регистре 24 тактовым импульсом генератора 31 из блока памяти 26 считывается первая управляющая ми крокоманда и сигнал ми крооперации с выхода 70 поля 28 поступает через элемент ИЛИ 34 на элемент И 35, разрешая прохождение импульса со входа 54 на вход записи блока памяти 15. В результате в блок памяти записывается первая микрокоманда, а содержимое счетчика 38 адреса увеличивается на единицу по сигналу с выхода 70., йроходящему через элемент ИЛИ-И 37. Затем по адресу, сформированному шифратором 30, из блока памяти 26 считывается следующая управляющая микрокоманда. В результате этого, очередная микрокоманда из поля 6 регистра 5 записывается в блок памяти 15 по адресу, поступающему с выхода дешифратора 39.После записи в регистр 5 послед" ней микрокоманды первой микропрограммы на выходе 63 появляется сигнал К 1=1, по которому в регистр 43 через блок элементов И 42 записывается содержимое счетчика 38, а содержимое регистра 48 через блок элементов И 50 и блок элементов ИЛИ 36 передается в счетчик 38. После 5 1 о 15 20 25 зо 35 4 О 45 5 О 55 этого устройство переходит во второй микрорежим,В начале второго микрорежима на вход 52 регистра 1 поступает первая микрокоманда второй или последующей) микрокоманды. На выходе 62 появляется сигнал Н 2 = 1, с учетом которого иэ блока памяти 26 считывается очередная управляющая микро- команда. Сигналом с выхода 71 разрешается прохождение импульса считывания со входа 55 через элемент И 14, Из блока памяти 15 по начальному адресу, записанному в счетчике 38, в регистр 16 считывается первая микрокоманда первой микропрограммы. По сигналу с выхода 77 узел сравнения 19 сравнивает содержимое полей 2 и 17 регистров 1 и 16 соответственно. Если при этом В = 0, то содержимое счетчика 20 не изменяется,и после считывания очередной управляющей микрокоманды из блока памяти 26 вновь Формируется сигнал еавыходе 71, По этому сигналу из бло"ка памяти 15 считывается следующаямикрокоманда первой микропрограммы,которая вновь сравнивается с микро-командой, хранимой в регистре 1.Если Б = 0 для всехфмикрокоманд,записанных в блоке памяти 15, топосле того, как коды регистра 43и счетчика 38 окажутся равными, навыходе узла сравнения 45 появитсясигнал М = 1, Этот сигнал проходит через элемент И 51, элемент ИЛИ 34и открывает элемент И 35, В результате содержимое поля 2 регистра 1через блок элементов И 9, открытыйсигналом микрооперации с выхода 73,и блок элементов ИЛИ 12 поступаетна информационный вход блока памяти 15. Затем осуществляется записьэтой информации по адресу, хранимону в счетчике 38. Этот адрес наединицу превосходит адрес последней записанной микрокоманды. Такимобразом, если микрокоманда, поступающая в регистр 1, не совпадает нис одной микрокомандой, записанныхв блоке памяти 15, то она записывается в этот блок по адресу, следующему за адресом последней записанной микрокоманды. Если послепоступления одной иэ очередных микрокоманд в регистр 1 и считыванияиз блока памяти 15 микрокоманды врегистр 16 на выходе узла сравнения 19 появляется сигнал 5 = 1, то13 9по этому сигналу увеличивается содержимое счетчика 20 и осуществляется модификация адреса очереднойуправляющей микрокоманды шифратором 30. Сигналом микрооперации свыхода 71 поля 28 блока памяти 26разрешается считывание следующеймикрокоманды из блока памяти 15,Если в результате сравнения этоймикрокоманды с микрокомандой, поступи вшей в ре гист р 1, вновь окажется,что ь = 1, то работа устройства продолжается далее аналогично описанному,Если после очередного сравненияокажетсячто 5 = 0, то устройствопереходит в микрорежим анализа повторяющегося участЮ и записи внутренних логических условий идентификаторов.Блок анализа 22 (фиг.2) отслеживает разность содержимого счетчиков 38 и 20 и работает следующимобразом.В исходном состоянии (перед на"чалом совпадения микрокоманд в регистрах 1 и 16) счетчик 20 находится в нулевом состоянии и сигналомна выходе элемента И 87 в регистр 83через блок элементов И 82 записаносодержимое счетчика 38. После по"явления сигнала 5 = 1 счетчик 20выходит из нулевого состояния, блокэлементов И 82 закрывается, а блокэлементов И 86 открывается. По мере того,.как в регистры 1 и 16 поступают одинаковые микрокоманды,содержимое счетчиков 20 и 38 одновременно увеличивается и разностьСТ 381 - СТ 20 Д остается постоянной. При этом коды на выходах сумматора 81 и регистра 83 совпадаюти сигнал Ф на выходе узла сравне"ния 85 и блока анализа разности 22отсутствует,Как только происходит несовпаде"ние микрокоманд, разность СТ 383 СТ 20 не будет равна начальному коду счетчика 38, записанному в регистр 83, и узел сравнения 85 посигналу микрооперации. на .третьемвходе 80 блока 22 формирует сигналУ = 1 на его втором выходе. С учетом этого сигнала формируется ад"рес следующей управляющей микрокоманды и после его считывания изблока 26 сигналом микрооперациина выходе 78 опрашивается узелсравнения 21, 45 50 55 щей микрокоманды, которая будет считана из блока памяти 26. По сигналу микрооперации 81 из сумматора 81 через блок элементов И 88 блока анализа разности 22 (Фиг,2) и блока элементов ИЛИ 36 в счетчик 38 поступит код адреса начальной микрокоманды повторяющегося участка. Затеи, в блок памяти 15 по этому адресу бу- дет записана указанная микрокоманда и устройство перейдет к анализу следующей за ней микрокоманды в соответствии с описанным алгоритмом,После анализа длины повторяющего" ся участка устройство переходит во второй микрорежим. Предаврительно сигналами микроопераций на выходах 20726Если содержимое счетчика 20,представляющее собой длину повторяю"щегося участка, больше или равнотребуемой длины пт", код которой 5поступает на вход 57, то на выходеузла сравнения 21 сформируется сигнал г = 1, По этому сигналу осу"ществляется запрет подачи импульсовна счетный вход счетчика 38 черезэлемент ИЛ-И 37, а элемент И 32Формирует сигнал у = Ф г, Сигналпоступает на вход блока элементов И 11 и первый управляющийвход дешифратора 39, В результатедешифратор 39 Формирует адрес по"следней считанной в регистр 16 повторяющейся микрокоманды, а через, блок элементов И 11 и блок элементов ИЛИ 12 на информационный входблока памяти 15 поступит меткавнутреннего логического условияидентификатора, По сигналу микроопе"рации на выходе 70 через элемент И 35пройдет импульс записи и в поле логических условий микрокоманды, соответствующей окончению повторяющегосялинейного участка, запишется логи"ческое условие, по которому будетосуществлен переход к требуемой мик"рокоманде.Далее на вход 52 поступает очередная микрокоманда и процесс оптимизации повторяется в соответствии сописанными выше микрорежимами.Если длина повторяющегося участ" 35ка окажется меньше требуемой длиныпя, то по сигналу микрооперации свыхода 78 поля 28 блока памяти 26на выходе узла сравнения 21 сфор" 40мируется сигнал г=0. Тогда с учатом этого сигнала шифратор 30 синтезирует адрес очередной управляю0726 16 5 1 О 15 го Формула изобретения 25 ЗО Э 5 4 О 45 50 55 15 92 72 и 79 поля 28 блока памяти 26 осуществляется обнуление счетчиков 20 и 38, а из регистра 42 через блок элементов И 44 и блок элементов ИЛИ 36 в счетчик 38 записывается код адреса из буферного регистра 43.0 последней микрокоманде второй (или последующей) микрокоманды в поле 3 регистра 1 содержится метка конца К 2=1, которая поступает на вход элемента И 46. После окончания анализа этой микрокоманды, когда содержимое счетчика превзойдет содержимое регистра 43, узел сравнения 45 сформирует сигнал которым в регистр 43 через блок элементов И 42 перепишется код счетчика 38, который является кодом адреса, следующим эа последней записанной микрокомандной, и указывает границу записанной в блоке памяти 15 информации.8 целях сокращения объема информации, записанной во второй блок памяти 15, глубину оптимизации может изменяться путем задания навходе 57 различных значений длины повторяющихся участков и . Критегррием оценки при этом является величина кода, хранимого в регистре 43 и указывающего границу записанной информации.После окончания моделирования иоптимизации микропрограмм устройство переходит во второй режим - режим управления, которому соответствует нулевое состояние триггера режима 32, Начальный адрес задаетсякодом операции, поступающим навход 58. Работа шифратора 30 блокируется, а адрес очередной микрокоманды Формируется дешифратором 33в соответствии с содержимым адресного поля 29 блока памяти 26 ипо"ля логических условий 18 регистра 16. Если в поле 18 записаны метки логических условий - идентификаторов, то дешифратор 33 формируетадрес перехода к микрокоманде, сле, дующей эа повторяющимся участком.Если поле 18 свободно, то адрес формируется по коду, записанному в поле 29 блока памяти 26, Во втором режиме из блока памяти 15 осуществляется только считывание информации, поэтому на вход 71 элемента И 14поступают сигналы микроопераций, разрешающие прохождение импульсовсчитывания со входа 55 устройства. Если в процессе эксплуатации устройства или управляемого им объекта возникает необходимость дополнить или изменить хранимые в блоке памяти 15 микропрограммы, то осуществляется переход в режим моделирования и оптимизации, в котором оптимизируется модифицированный набор микропрограмм с целью повышения ко" эффициента использования оборудования и снижения времени выполнения микропрограмм,Таким образом, данное микропрограммное устройство выгодно отличается от известного более широкими функциональными возможностями, которые позволяют решать задачи со". кращения объема памяти при обеспечении выполнения требуемых функций управления. 1, Микропрограммное устройство управления, содержащее последовательно соединенные регистр адреса, первый дешифратор и первый блок памяти, выход первого адресного поля которого соединен с первым входом шифратора, первый вход регистра адреса является входом кода операции устройства, первый блок элементов И, выход которого через первый буферный регистр соединен с первым входом второго блока эле мент о в И, счет чи к адреса, выходом соединенный с первым входом второго дешифратора, счетчик микрокоманд, выходом соединенный с первым входом первого элемента И, второй блок памяти, выходом соединен" ный с выходом регистра микрокоманд генератор тактовых импульсов, второй буферный регистр, второй, третий и четвертый элементы И, о т ли чающееся тем, что, с целью сокращения оборудования, оно дополнительно содержит первый и второй информационные регистры, блок анализа разности, три узла сравнения, третий дешифратор, три г ге р р ежима, третий - седьмой блоки элементов И, первый - четвертый блоки элементов ИЛИ, пятый элемент И, первый - четвертый элементы ИЛИ, элемент ИЛИ-И, причем выход микроопераций регистра микрокоманд соединен с первым входом первого узла сравнения и является выходом микроопераций устройства, 17выход логических условий регистра микрокоманд соединен с первым входом третьего дешифратора, второй вход которого соединен с выходом второго адресного поля первого блока памяти, второй вход третьего де. шифратора соединен с нулевым выходом три ггера режима, единичный входкоторого является информационным входом устройства, единичный выход триггера режима соединен со вторым входом шифратора, выход которого соединен со вторым входом регистра адреса, выход третьего дешифратора соединен с первым входом первогоблока элементов ИЛИ, второй вход которого соединен с выходом второго дешифратора, а выхс первого блока элементов ИЛИ - с адресным входом второгоблока памяти, информационный вход которого соединен с выходом второго блока элементов ИЛИ, первый - третий входы которого соединены соответственно с выходами третьего - пятого блоков элементов И, первый вход третьего блока элементов И соединен со вторым входом первого узла сравнения и выходом микрокоманд первого информационного регистра, вход которого являет" ся информационным входом устройства, выход мет ки начала первого информа"ционного регистра соединен с первымвходом второго элемента И, второйвход которого соединен с первым вы"ходом второго узла сравнения, выходвторого элемента И - с первым входомпервого элемента ИЛИ, выход которого соединен с первым входом первогоблока элементов И, второй вход которого соединен с выходом счетчика адреса первыми входами второго узла сравнения, блока анализа разнос" ти и шестого блока элементов И, выход которого через второй буферный регистр соединен с первым входом седьмого блока элементов И, второй вход которого соединен с выходом второго элемента ИЛИ, а выход седьмого блока элементов И - с первым входом трет ье го блока эле ментов ИЛИ, второй вход которого является информационным входом устройства, третий вход третьего блокаэлементов ИЛИ соединен с первым выходом блока анализа разности, четвертый выход третьего блока элементов ИЛИ соединен с выходом второго блока элементов И, первый вход920 72 ь 18 го25455 О55 которого соединен с вторым входом второго узла сравнения, второй вы" ход которого соединен со в 1 орым входом первого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход третьего блока элементов ИЛИ соединен с информационным входом счетчика адреса, счетный вход которого сое" динен с выходом элемента ИЛИ-И, первый вход которого соединен со вторым входом третьего элемента ИЛИ, второй вход элемента ИЛИ-И " с первым входом четвертого элемента ИЛИ, первый вход четвертого блока элементов И соединен с выходом микро- команд второго информационного регистра, вход которого является информационным входом устройства, вы" ход метки конца второго информационного регистра соединен с инверсными входами четвертого блока элементов И и четвертого элемента ИЛИ, а также с первым входом второго и вторым входом первого элементов ИЛИ, выход метки начала второго информационного регистра соединен со вторым вхо" дом шестого блока элементов И, первый вход генератора тактовых импульсов соединен с первым входом третьего элемента И, выход которого соединен со входом считывания второго блока памяти вход записи которого соединен с выходом четвертого элемента И, первый вход которого соединен со вторым входом генератора тактовых импульсов, а второй вход четвертого элемента И соединен с выходом третьего элемента ИЛИ, информационный вход устройства соеди" нен с первым входом третьего узла сравнения, второй вход которого. сое, динен с выходом счетчика микрокоманд,счетный вход которого соединен с выходом первого узла сравнения и вто" рым входом блока анализа разности, а выход третьего узла сравнения - с инверсным входом элемента ИЛИ-И и первым входом пятого элемента И, второй вход которого соединен со вторым выходом блока анализа разности, а выход пятого элемента И - с первым входом пятого блока элементов И и пе рвым управляющим входом второго дешифратора, второй управляющий вход которого соединен с выходом четвертого элемента ИЛИ, тертий выход генератора тактовых импульсов соединен с управляоцим входом первого дешиф