Устройство для оптимизации струк-туры сложных систем

Союз СоветскикСоциалистическикРеспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУи 840917(51) М. Кл. с присоединением заявки РЙ С 06 Г 15/20 Государственный комитет СССР(23)приоритет по делам изобретений и открытий(72) Автор изобретения Н.А.Травин1Казанский ордена Трудового Красного Знам нигосударственный университет им. В, И. Ульт 11 ййа- в -Ленина . 1(54) УСТРОЙСТВО ДЛЯ ОПТИМИЗАЦИИ СТРУКТУРЫСЛОЖНЫХ СИСТЕМ тО Изобретение относится к вычисли-гельной технике и может быть испольЗовано для конструирования сложныхсистем при оптимизации структурысистем, состоящих из подсистем различного типа, по критерию минимума5суммарной характеристики выбранныхвариантов подсистем с учетом связеймежду ними,По основному авт. св. к:. 678489известно устройство, которое содержит блок памяти, сумматор, блок сравнения, блок выдачи результата, коммутатор, блок задания вариантов структуры и блок управления, причем пер"вый выход блока задания вариантовструктуры поцключен соответственнок первому входу блока выдачи результата и первому входу коммутатора,выход которого соединен с первым вхо-,дом сумматора, выход которого подключен к первому входу блока сравненияи ко второму входу блока выдачи результата, выход блока сравнения соединен с третьим входом блока выдачи результата, выход которого подключен ко второму входу блока сравнения, первый, второй, третий, четвертый и пятый выходы блока управления соединены соответственно со входом блока задания вариантов структуры, со вторым входом коммутатора, со вторым входом сумматора, третьим входом блока сравнения и с четвертым входом блока выдачи результата, вход блока управления подключен ко второму вьтходу блока задания вариантов структуры, выход блока памяти соединен с третьим входом коммутатора,В известном устройстве блок: задания вариантов структуры содержит регистр, выходы которого через дешифратор соединены с первыми входами элементов И, вторые входы которых объединены и являются входами блока задания вариантов структуры, выход одного элемента И подключен к первому входу первого узла выбора ва 840917840917 Редактор Н.Лазаренк Тираж 745 : ПоГосударственного комитета СССРелам изобретений и открытийМосква, Ж, Раушская наб.,Заказ 4768 73 Всное Ужгоро Проектная,Филиал ППП Патен оставитель А,Жерехред А, Ач ов Корректор А.Гриценкриантов структурыт выходы другихэлементов И соединены с первыми входами элементов ИЛИ, вторые входыкоторых поцключены к первым выходамсоответствующих узлов выбора вари 5антов структуры, кроме последнего,первый выход которого объединен.с выходами дешифратора и являетсявторым выходом блока задания вариантов структуры, выходы элементов 10ИЛИ подключены к первым входам соответствующих узлов выбора вариантов структуры, вторые входы всех узлов выбора вариантов структуры объединены и являются первым выходом 15блока. задания вариантов структуры.Узел выбора вариантов структурысодержит регистр, выходы которогонепосредственно подключены к первымвходам элементов И первой группы ичерез элементы НЕ к первым входамэлементов И второй группы, вторые входы элементов И первой и второй группыподключены к выходам соответствующихтриггеров, кроме последнего, а выходпоследнего триггера соединен с первымвходом элемента ИЛИ, второй вход элемента ИЛИ является вторым входом узла выбора вариантов структуры соответствующие входы элемента ИЛИ подключены к выходам элементов И первой группы, выходы элементов И второй группычерез элементы задержки соединены спервыми входами триггеров, кроме первого, вторые входь 7 триггеров объединены и являются первым входом узлавыбора вариантов структуры, первый входпервого триггера объединен со входомэлемента задержки и является вторымвходом узла выбора вариантов структуры, выход элемента задержки подключенк выходу элемента ИЛИ и является первымвыходом узла выбора вариантов структчоы,45Блок уппавления содержит первый, второй, третий триггеры , генератор, первыи, второй элементы И, первый, второй, третий дешифраторы, первый, второй шифраторы, первый, второй, тре 50 тий счетчики, причем выход первого триггера подключен кпервому входу первого элемента И, второй вход которого соединен с выходом генератора и с первым входом второго элемента И,55 второй вход которого подключен к выходу второго триггера, первый и второй входы которого соединены соответственно с первым и вторым входами первого триггера и с первыми входами первого и второго дешифраторов, выход второго элемента И подключен ко входу первого счетчика, выход которого соединен со входом первого дешифратора, первый выход которого подключенк первому входу третьего триггера и является первым выходом блока управления, второй и третий выходы первого дешифратора являются соответственно четвертым и пятым выходами блока управления, второй выход третьего триггера объединен со входами первого .,шифратора и является входом блока управления, выход третьего триггера соединен со входом генератора, выход первого шифратора соединен с первым входом второго счетчика, выход которого подключен ко входу второго дешифратора, соответствующие выходы которого объединены и являются вторым выходом блока управления и соединены со входами второго шифратора, выход которого подключен к первому входу третьего счетчика, второй вход которого соединен с выходом первого элемента И и является третьим выходом блока управления, выход третьего счетчика соединен со входом третьего дешифратора, первый выход которого подключен ко второму входу второго счетчика, а соответствующие выходы подключены ко второму выходу блока управления, второй вход первого триггера является вторым входом блока управления Г)1Недостатком известного устройства является большое время решения задачи. Это вызвано тем, что при определении оптимальной структуры поочередно рассматриваются все комбинации имеющихся вариантов построения подсистем При этом рассматриваются и комбинации, содержащие варианты, из отношения которых до оптимизации можно установить, что они не входят в оптимальную структуру,Цель изобретения - повЬпдение производительности,Поставленная цель достигается тем,что в устройство введены второй коммутатор и блок определения оптимизируемых вариантов, содержащий сумматор,два регистра и четыре элемента сравнения, причем первые входы первого ивторого элементов сравнения соединеныс первым выходом второго коммутатора,вторые входы - подключены к первому выходу первого регистра, третьи входы -соединены соответственно с шестым и седьмым выходами блока управления, выходы первого и второго элементов сравнения подключены соответственно к первому и второму входам первого регистра, третий вход которого подключен к восьмому выходу блока управления, девятый, десятый, одиннадцатый и двенадцатый выходы которого соединены соответственно с первым входом 10 сумматора, четвертым и пятым входами первого регистра, со вторым входом сумматора, третий вход которого подключен к второму выходу первого регистра, четвертый вход соединен с вторым выходом второго коммутатора, выход сумматора подключен к первым входам третьего и четвертого элементов ссравнения, вторые входы которых подключены к выходу второго регистра, 20 третьи входы соединены соответственно с тринадцатым и четырнадцатым выходами блока управления, выход третьего элемента сравнения подключен к первому входу второго регистра, вто рой и третий входы которого соединены соответственно с пятнадцатым и шестнадцатым выходами блока управления, семнадцатый выход которого подключен к пятому входу сумматора, выход чет- ЗО вертого элемента сравнения соединен со вторым входом блока задания вариан - тов структуры, пять входов второго коммутатора подключены соответственно к выходам блока управления с восемнад- З 5 цатого по двадцать второй, шестой вход - подключен к второму выходу блока памяти, третий и четвертый входы блока задания вариантов структуры соединены соответственно с двадцать первым и двадцать. вторым выходами блока управления.Блок задания вариантов структуры содержит узлы выбора вариантов структуры, каждый из которых включает элементы И, ИЛИ, НЕ триггеры, элементы задержки, дешифратор.и регистр, выходы которого соединены с входами дешифратора, выходы которого подключены соответственно к первым входам элеменО тов И первой группы и через элементы НЕ первой группы к первым входам эле.ментов И второй группы, вторые входы элементов И первой и второй групп подключены к выходам соответствующих триггеров первой группы, кроме послед.него триггера, выход которого соединен с первым входом последнего элемента ИЛИ группы, выход которого соединен с первым входом элемента ИЛИ, входы которого, начиная со второго,подключены соответственно к выходам элементов И второй группы, выход каждоФ го элемента И первой группы соединен с входом соответствующего элемента задержки, выход которого подключен к первому входу соответствующего элемента ИЛИ группы, первые входы триггеров первой группы соединены и являются первым входом блока, выход элемента ИЛИ является выходом блока, первые входы элементов И третьей группы объединены и являются вторым входом блока, вторые. входы объединены и являются четвертым входом блока, третьи входы объединены и являются третвим входом блока, выходы элементов И третьей группы подключены соответственно к первым входам триггеров второй группы, вторые входы которых объединены и являются входом запуска, выходы триггеров второй группы подключены соответственно к первым входам элементов И четвертой группы и через элементы НЕ второй группы к первым входам элементов.И пятой группы, вторые входы элементов И по четвертой и пятой групп подключены соответственно к выходам элементов ИЛИ группы, кроме первых элементов И четвертой и пятой групп, вторые входы которых объединены и через элемент задержки соединены с выходом элемента ИЛИ, выходы элементов И пятой группы подключены соответственно ко вторым входам триггеров первой группы, выходы элементов И четвертой группы подключены соответственно к вторым входам элементов ИЛИ группы.Блок управления содержит узел коммутации, счетчики, дешифраторы; формирователь импульса, генератор импульсов, регистр, триггеры, элементы ИЛИ, элементы И, причем вход формирователя импульса является входом блока, а выход подключен ко входу генератора импульсов, к первым входам первого, второго и третьего элементов ИЛИ и к входу узла коммутации, выход первого счетчика подключен ко входу первого дешифратора, первый выход которого является двадцать вторым выходом блока управления, а второй выход подключен к первому входу первого счетчика, выкод генератора импульсов подключен20 к первым входам первого, второго и третьего элементов И, второй и третий входы первого элемента И подключены соответственно к первым выходам первого и второго триггеров, выход .первого элемента И подключен к первому входу второго счетчика, подключенного выходом ко входу второго дешифратора, первый выход которого подключен к входам элементов коммута ции узла коммутации, выходы которых являются шестым и седьмым выходами блока, второй выход второго дешифратора подключен ко второму входу второго счетчика и первому выходу четвертого элемента ИЛИ, соединенного вторым входом с выходом второго элемента И, второй вход которого подключен к второму выходу первого триггера, подключенного первым входом к выходу первого элемента ИЛИ, к выходу которого подключены входы элементов коммутации узла коммутации, выходы которых являются десятым и одиннадцатым выходами блока, и вход 25 элемента коммутации, выход которого соединен с первым входом третьего счетчика, выход четвертого элемента ИЛИ подключен к второму входу третьегО счетчика, соединенного вы ходом со входом третьего,цешифратора, первый выход которого является восемнадцатым выходом блока, второй выход подключен ко второму входу первого триггера, третий выход явля 35 ется девятьгм выходом блока, четвертый выход третьего дешифратора подключен к третьему входу третьего счетчика, к первому входу пятого элемента ИЛИ и к второму входу первого 40 элемента ИЛИ, выход второго элемента ИЛИ подключен к входу узла коммутации и к первому входу второго триггера, второй выход которого подключен ко второму входу третьего элемента И, ф 5 соединенного выходом со вторым входом пятого элемента ИЛИ, выход которого подключен к первому входу четвертого счетчика, соединенного выходом со входом четвертого дешифратора, 50 первый выход которого является девятнадцатым выходом блока, второй выход подключен ко второму входу второго триггера, третий выход - к первому входу третьего триггера, чет вертый выход является двенадцатым выходом блока, пятый выход четвертого дегпифратора подключен ко второму входу третьего триггера, выходкоторого является двадцатым выходом блока, шестой и седьмой выходычетвертого дешифратора подключены квходам элементов коммутации узлакоммутации, выходы которых являютсятринадцатым, четырнадцатым и пятнадцатым .выходами блока, восьмой выходявляется шестнадцатым выходом блокаи подключен к второму входу четвертого счетчика, к второму входу второго элемента ИЛИ и к первому входупятого счетчика, соединенного выходом со входом пятого дешифратора, пер.вый выход которого является двадцатьпервым выходом блока, и второй выходподключен ко второму входу пятогосчетчика, к второму входу третьегоэлемента ИЛИ и к входу элемента коммутации узла коммутации, выход которого является семнадцатым выходом блока, выход третьего элемента ИЛИ подключен к входам четвертого триггераи к входу элемента коммутации узла ком -мутации, выход которого соединен с вторым входом пятого счетчика, первыйвыход четвертого триггера подключенк второму входу первого счетчика и ксоответствующему входу узла коммутации, второй выход четвертого триггера и выход регистра соединены соответственно с входами узла коммутации, выходы которого подключены соответственно к третьим входам первого,фвторого и пятого счетчиков,Иа фиг. 1 представлена блок-схемаустройства; на фиг., 2 - схема блокаопределения оптимизируемых вариантов,соединенная с коммутатором; на фиг, 3 схема узла выбора вариантов структуры блока задания вариантов структуры;на фиг. 4 - схема блока управления.Устройство включает блок 1 определения оптимизируемых вариантов, блок2 задания вариантов структуры, коммутаторы 3 и 4, сумматор 5, блок 6 сравнения, блок 7 выдачи результата, блок8 памяти, блок 9 управления, элемент10 коммутации, элементы 11-14 сравнения,регистры 15 и 16, сумматор 17, связь18, подключенная к ячейке блокапамятисвязи 19-23, кодовые связи 24 и 25,подключенные к выходам блока управления, связи 26-35, связь 36 с входомблока задания вариантов структуры,триггеры 37-39, элементы И 40-45,элементы ИЛИ 46 и 47 элементы 48 и149 задержки, элементы НЕ 50 и 51,9 840дешифратор 52, регистр 53, связь54, подключенная к выходу предыдущего узла выбора вариантов, связь 55запуска, связь 56, подключенная квходу следующего узла выбора вариантов, узел 57 коммутации, элементы58-69 коммутации, регистр 70, дешифраторы 71-80, триггеры 81-84, элементы И 85-87, элементы ИЛИ 88-92,генератор 93 импульсов, кодовая связь 1094, подключенная к выходу регистрачисла подсистем блока задания вариантов структуры, формирователь 95импульса, связь 96 запуска.Определение вариантоВ подсистем, 15которые не входят в оптимальную структуру системы, производится по следующему условию. Так как, по определению, система с оптимальной структурой обладает минимумом суммарной ха1 11рактеристики И=1 Ч, -,г" 2-; И."., где И1=111 :1 с:1 Ю . 13характеристика 1-го варианта 1-ойподсистемы, И,характеристика общихЦэлементов 1-го варианта 1-ой подси 25стемы с -ым вариантом к-ой подсистемы, то для любой ее 1- й подсистемыл 1наименьшее из И 2 для =1,в, - количество вариантов построения к-ойподсистемы, а (И;-ею,1, - наи-.меньшее И"-ЕИ,цля 1=1,П 1,. Сле-довательно,любой 5-ый вариант простроения 1-ой подсистемы,у которого 35Ф(р, - у,1 . ) .не входит в оптимальную структуру системы и можетбыть исключен из рассмотрения до решения задачи определения оптимальнойструктуры.Устройство работает следующим об-.разом.В регистре числа подсистем блока2 задания вариантов структуры записывается число С, равное количеству 45подсистем оптимизируемой системы,В регисТре 70 (фиг. 4) блока управления записывается число, равное количеству вариантов построения подсистемы, наибольшему для всех подсистем оптимизируемой системы, Призапуске устройства формирователь95 импульса вырабатывает запускающий импульс, который через элементИЛИ 91 открывает элемент 65 коммутации, а также через элемент ИЛИ 90открывает элемент 66 коммутации ичисло, записанное в регистре 70,917 10заносится в счетчики 77 и 79В результате этого на выходе дешифра 1торов 72 и 74 появляются единичныесигналы, которые по кодовым связям 24и 26 (представляющим собой изображаемую одной линией сборку соединенийнескольКих выходов одного элементас соответствующими входами другогоэлемента) поступают на элементы 10коммутации (фиг. 2) коммутатора 4.Элемент коммутации может представлять собой, например, группу элементов И. Запускающий импульс также открывает элемент 68 коммутации (фиг.4) и через элемент ИЛИ 92 элемент коммутации 69 и число подсистем, поступающее по кодовой связи 94, заносится в счетчики 78 и 90. На выходах дешифраторов 73 и 75 появляются единичные сигналы, которые по кодовымсвязям 25 и 27 поступают на соответствующие элементы коммутации коммутатора 4, Таким образом, элемент коммутации оказывается открытым и коэффициент из блока памяти поступаетна элемент 11 сравнения (фиг. 2) блока определения оптимиризуемых вариантов. Через элементы ИЛИ 91 и 92запускающий импульс поступает соответственно на входы триггеров 82 и 83и на их выходах появляются единичныесигналы, открывающие элемент И 85.Через элемент ИЛИ 90 запускающий импульс поступает на оба входа триггера 84 и на выходе триггера появляетсяединичный сигнал, открывающий элементы 59, 60, 62, 64, 67 коммутации. Кроме того, запускающий импульс включает генератор 93 импульсов, сигналыкоторого через элемент И 85 начинаютпоступать на вход счетчика 76. Это вы-зывает поочередное появление на различных выходах дешифратора 71 единичного сигнала. Сигналы с выходов дешифратора 71 через элемент 59 коммутации управляют по кодовой связи 28 определением элементов 11 сравнения(фиг. 2) наименьшего из двух чисел - числа, поступившего с блока памяти, и числа, записанного в регистре 15(в начале работы устройства в регистре 15 записывается максимальное возможное число во всех разрядах единицы). При этом число выходов дешифратора 71, используемых для управления элементами сравнения, определяется конкретным типом применяемого в устройстве элемента сравнения. За15 25 40 50 11 8409тем сигнал,со следующих выходов дешифратора управляет по кодовой связи29 записью меньшего из двух чиселв регистр 15. Сигнал с последнеговыхода дешифратора 29 сбрасывает счетчик 76 в нулевое состояние и через элемент ИЛИ 88 поступает на вход счет-чика 77, что вызывает появление единичного сигнала на соответствующемвыходе дешифратора 72. Этот сигналпо связи 24, открывает требуемыйэлемент коммутации и коэффициент поступает на элемент 11 сравнения,где он сравнивается с числом записанным в регистре 15, и наименьшее из них записывается в регистр15. Так продолжается далее до появления сигнала на в-ом выходедешифратора 72, в результате чегона вход схемы сравнения поступаеткоэффициент, после чего выбор минимального значения заканчивается.Затем сигнал следующего выходадешифратора поступает на вход.триггера 82 и на выходе триггера появляется единичный сигнал, в результате чего элемент И 85 закрывается,а элемент И 86 открывается, и сигналы генератора 93 через элемент. ИЛИ 88 начинают поступать на вход 30счетчика 77. Теперь единичные сигналы поочередно появляются на следующих выходах дешифратора 72, используемых для управления по связи 30сумированием с отрицательным знаком З 5полученного минимального значенияс числом, накопленным в сумматоре 17.Сигнал, появившийся на последнемвыходе дешифратора 72, сбрасываетсчетчик 77 в нулевое состояние,через элемент 60 коммутации по связи 20 устанавливает в регистре 15максимальное число, а также черезэлемент ИЛИ 89 (фиг, 4) поступаетна вход счетчика 78, в результате 45чего на выходе дешифратора 73 появляется единичный сигнал, который поступает на соответствующий элементкоммутации. Кроме того, сигнал споследнего выхода дешифратора 72открывает, элемент коммутации 65 ичисло из регистра 70 снова заносится в счетчик 77, этот же сигнал че.рез элемент ИЛИ 91 переводит триггер82 в новое состояние, после чего 55сигналы генератора 93 начинаютпоступать через элемент И 85 насчетчик 76 и начинается цикл вы 17 12бора значений коэффициента Я ,анаИдон логичный описанному, После чего,+ ьз как будет подсчитана 5 л Я едиивЖ ничный сигнал появляется на и+1 выходе дешифратора 73 и поступает на вход триггера 83. В результате элемент И 85 закрывается, а элемент И 87 открывается и сигналы генератора 93 начинают поступать на вход счетчика 78, На следующем выходе дешифратора 73 появляется сигнал, поступающий на вход триггера 81, на выходе которого появлятся сигнал, открывающий по связи19 элемент 10 коммутации, и на вход сумматора 17 из блока памяти поступает коэффициент. Сигналы со следующих выходов дешифратора 73 поступают по связи 31 на вход сумматора17 и управляют суммированием коэффициентов, Сигнал со следующего выхода дешифратора 73 изменяет состояние триггера 81 и элемент коммутации закрывается. Затем сигналы со следующих выходов дешифратора73 через открытый элемент коммутации 62 управляют по связи 32 выборомэлементов 13 сравнения наименьшего из двух чисел, поступающего с сумматора 17 и записанного в регистре 16 (в начале цикла определения в регистре записано максимальное число).Сигналы следующих выходов денифратора через открытые элементы 64 коммутации управляют по связи 33 записью наименьшего из сравниваемых чисел в регистр 16.Сигнал с последнего выхода дешифратора 73 сбрасывает счетчик 78 и по связи 22 сумматор 17 в нулевое состояние, а также через элемент ИЛИ 92 открывает элемент 69 коммутации, и число снова заносится в счетчик 78, Одновременно сигнал с последнего выхода дешифратора 73 поступает на вход счетчика 79, после чего на выходе дешифратора 74 появляется единичный сигнал, который по связи 26 поступает на элемент коммутации, Кроме того, сигнал с выхода элемента ИЛИ 92 поступает на вход триггера 83, н в результате элемент И 87 закрывается, элемент И 85 открывается и начинается цикл определения наименьшего из двух чисел и так до появле8409 13 10 15 20 25 Формула изобретения 30 35 40 45 50 55 ния сигнала на щ-ом выходе дешифратора 74, после чего в регистр 16 записывается найденное число. Сигнал с выхода дешифратора 74 сбрасывает счетчик 79 в нулевое состояние, через открытый элемент 67 коммутации устанавливает по связи 23 в регистре 16 максимальное число, через элемент ИЛИ 90 открывает элемент 66 коммутации, и в счетчик 79 снова заносится число подсистем, Кроме того, сигнал с выхода элемента ИЛИ 90 поступает на оба входа триггера 84, в результате чего на выходе триггера появляется единичный сигнал, поступающий на элементы 58, 61, 63 коммутации. Теперь при сравнении используются элементы 12 сравнения и 14, выбирающие наибольшее из двух чисел и обеспечивающие соответ-, ственно определение Й и (Я-Г Иц ,1 Ь )Ьоат) (Ч -Ы 1 ,) .При выполнении послед,)него условйя сигнал с выхода элемента сравнения по связи 36 поступает на элементы И 44 и 45 (фиг. 3), открывает 1-ый элемент И 45 1-го узла установки вариантоь, на. который поступают единичные сигналы с выходов дешифраторов 75 и 74. В резлуьтате на вход 11-го триггера 39 поступает сигнал, вызывающий появление на выходе триггера единичного сигнала, закрывающего через элемент НЕ 51 элемент И 42 и открывающего элемент И 43. После окончания цикла исключения вариантов для данной подсистемы, осуществляемого аналогично, сигнал с выхода дешифратора 74 поступает на оба входа триггера 84, и единичный сигнал появляется на его первом выходе. Этот сигнал открывает элементы 59, 60, 62, 64, 67 коммутации и поступает на вход счетчика 80, что вызывает появление единичного сигнала на выходе дешифратора 75 и начинается цикл исключения вариантов подсистемы и так до появления сигнала на и-ом выходе дешифратора 75, т.е. до 1-ой подсистемы, после чего сигнал с выхода дешифратора сбрасывает счетчик 80 в нулевое состояние,При выборе новой комбинации вариантов в узле установки вариантов структуры блока задания вариантов структуры сигнал установки вариан 7 14та с выхода триггера Т; (1 - порядковый номер узла выбора вариантов, а 1 - порядковый номер триггера в узле) через открытый элемент И 41 (фиг, 3) и элемент 48 задержки поступает не непосредственно на вход триггера 38, а через элемент ИЛИ 46 на элемент И 42 и элемент И 43.Если триггер 39 находится в нулевом состоянии, т.е. данный вариант не исключен из рассмотрения, элемент И 42 открывается сигналом с выхода элемента НЕ 51, а элемент И 43 закрывается. Сигнал с выхода триггера Т", поступает на вход Т , и данный вариант 11 участвует в переборе вари.антов. Если данный вариант исключен, то триггер 39 находится в единичном состоянии, элемент И 42 закрывается и сигнал установки варианта проходит через открытый элемент И 43 и дальше до входа триггера соответ-ствующего не исключенному варианту. 1. Устройство для оптимизации структуры сложных систем по авт. св,У 678489, о т л и ч а ю щ е е с ятем, что, с целью повышения производительности, в него введены второй коммутатор и блок определения оптимизируемых вариантов, содержащий сумматор, два регистра и четыре элемента сравнения, причем первые входыпервого и второго элементов сравнениясоединены с первым выходом второгокоммутатора, вторые входы - подключены к первому выходу первого регистра,третьи входы - соединены соответственно с шестым и седьмым выходами блокауправления, выходы первого и второгоэлементов сравнения подключены соответственно к первому и второму входампервого регистра, третий вход которого подключен к восьмому выходу блока управления, девятый, десятый; одиннадцатый и двенадцатый выходы которого соединены соответственно с первымвходом сумматора, четвертым и пятымвходами первого регистра, со вторымвходом сумматора, третий вход которогоподключен к второму выходу первогорегистра, четвертый вход соединен свторым выходом второго коммутатора,выход сумматора подключен к первымвходам третьего и четвертого элемен.18409 252. Устройство по п. 1, о т л и ч аю щ е е с я тем, что блок задания вариантов структуры содержит узлы выбора вариантов структуры, каждый из которых включает элементы И, ИЛИ, НЕ, триггеры, элементы задержки, дешифратор и регистр, выходы которого соединены с входами дешифратора, выходы которого подключены соответственно к первым входам "эпементов И первой35 группы и через элементы НЕ первой группы к первым входам элементов И второй группы, вторые входы элементов И первой и второй групп подключены к выходам соответствующих триггеров40 первой группы, кроме последнего триггера, выход которого соединен с первым входом последнего элемента ИЛИ группы, выход которого соединен с первым входом элемента ИЛИ, входы которого, начиная со второго подключены соответственно к выходам элементов И второй группы, выход каждого элемента И первой группы соединен с входом соответствующего элемента задержки, выход которого подключен к первому входу соответствующего элемента ИЛИ группы, первые входы триггеров первой группы объединены и являются первым входом блока, выход элемента ИЛИ является выходом блока, первые входы элементов И третьей группы объединены и являются вторым входом блока, вторые входы объединены 50 тов сравнения, вторые входы которых подключены к выходу второго регистра, третьи входы соединены соответственно с тринадцатым и четырнадцатым выходами блока управления, выходтретьего элемента сравнения подключенк первому входу второго регистра, второй и третий входы которого соединены соответственно с пятнадцатыми шестнадцатым выходами блока управления, семнадцатый выход которогоподключен к пятому входу сумматора,выход четвертого элемента сравяениясоединен со вторым входом блока задания вариантов структуры, пять входов второго коммутатора подключенысоответственно к выходам блока управления с восемнадцатого по двадцатьвторой, шестой вход - подключен квторому выходу блока памяти, третийи четвертый входы блока задания вариантов структуры соединены соответственно с двадцать первым и двадцать вторымвыходами блока управления,17 16и являются четвертым входом блока, третьи входы объединены и являются третьим входом блока, выходы элементов И третьей группы подключены соответственно к первым входам триггеров второй группы, вторые входы которых объединены и являются входом запуска,выходы триггеров второй группы подключены соответственно к первым входам элементов И четвертой группы и через элементы НЕ второй группы к первым входам элементов И пятой группы, вторые входы элементов И четвертой и пятой групп под,ключены соответственно к выходам элементов ИЛИ группы, кроме первых элементов И четвертой и пятой групп, вторые входы которых объединены и через элемент задержки соединены с выходом элемента ИЛИ, выходы элементов И пятой группы подключены соответственно ко вторым входам триггеров первой группы, выходы элементов И четвертой группы подключены соответственно к вторым входам .элементов ИЛИ группы.3, Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления содержит узел коммутации, счетчики, дешифраторы, формирователь импульса, генератор импульсов, регистр, триггеры, элементы ИЛИ, эле. менты И, причем вход формирователя импульса является входом блока, а выход подключен ко входу генератора импульсов, к первым входам первого, второго и третьего элементов ИЛИ и к входу узла коммутации, выход первого счетчика подключен ко входу первого дешифратора, первый выход которого является двадцать вторым выходом блока управления, а второй выход подключен к первому входу первого счетчика, выход генератора импульсов подключен к первым входам первого, второго и третьего элементов И, второй и третий входы первого элемента И подключены соответственно к первым выходам первого и второго триггеров, выход первого элемента И подключен к первому входу второго счетчика, подключенного выходом ко входу второго дешифратора, превый выход которого подключен к входам элементов коммутации узла коммутации, выходы которых являются шестым и седьмым выходами блока,17 40 Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР11 678489, кл, С 06 Г 15/20, 1977(прототип).45. 8409 второй выход второго дешифратора подключен ко второму входу второго счетчика и к первому выходу четвертого элемента ИЛИ, соединенного вторым входом с выходом второго элемента И, второй вход которого подключен ко второму выходу. первого триггера, подключенного первым входом к выходу первого элемента ИЛИ, к выходу которого подключены входы элементов 10 коммутации узла коммутации, выходы которых являются десятым и одиннадцатым выходами блока, и вход элемента коммутации, выход которого соединен с первым входом третьего счет. 15 чика, выход четвертого элемента ИЛИ подключен к второму входу третьего счетчика, соединен го выходом со -входом третьего дешнфратора, первый выход которого является восемнадца- . 20 тым выходом блока, второй выход подключен ко второму входу первого триггера, третий выход является девятым выходом блока, четвертый выход третьего дещифратора подключен к третьему 25 входу третьего счетчика, к первому входу пятого элемента ИЛИ и к второму входу первого элемента ИЛИ выход второго элемента ИЛИ подключен к входу узла коммутации и к первому входу вто- З 0 рого триггера, второй выход которого подключен ко второму входу третьего элемента И, соединенного выходом со вторым входом пятого элемента ИЛИ, выход которого подключен к первому вхо,З 5 ду четвертого счетчика, соединенного выходом со входом четвертого дешифратора, первый выход которого является девятнадцатым выходом блока, второй выход подключен ко второму входу второго триггера, третий выход - к первому входу третьего триггера, четвертый выход является двенадцатым выходом блока, пятый 17 8выход четвертого дешифратора подключен ко Второму входу третьеготриггера, выход которого являетсядвадцатым выходом блока, шестой иседьмой выходы четвертого дешифратора подключены к входам элементовкоммутации узла коммутации, выходы которых являются тринадцатым,четырнадцатым и пятнадцатым выходами блока, восьмой выход являетсяшестнадцатым выходом блока и подключен к второму входу четвертогосчетчика, к второму входу второгоэлемента ИЛИ и к первому входу пятого счетчика, соединенного выходомсо входом пятого дешифратора, первыйвыход которого является двадцатьпервым выходом блока, второй выходподключен ко второму входу пятогосчетчика, ко второму входу третьегоэлемента ИЛИ и к входу элементакоммутации узла коммутации, выход которого является семнадцатым выходомблока, выход третьего элемента ИЛИподключен к входам четвертого триггера и к входу элемента коммутацииузла коммутации, выход которогосоединен с вторым входом пятого счетчика, первый выход четвертого триггера подключен к второму входу первого счетчика и к соответствующемувходу узла коммутации, второй выходчетвертого триггера и выход регистра соединены соответственно с входами узла коммутации, выходы которогоподключены соответственно к третьимвходам первого, второго и пятогосчетчиков,