Коммутационное устройство

(51) 5 Г 06 Р 15/16 ОПИСАНИЕ ИЗОБРЕТЕН К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ о СССР1986.СССР1988,ю ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР(71) Научно-исследовательский институт многопроцессорных вычислительных систем при Таганрогском радиотехническом институте им, В.). Калмыкова (72) В,Р. Бартини и С,А. Сивцов (53) 681.325(088.8)(57) Изобретение относится к вычислительной технике связи и можетбыть использовано при разработке иконструировании коммутационных систем, Иельв изобретения является повышение быстродействия в режиме настройки ветвящихся связей за счет параллельной настройки матричного коммутатора, Устройство содержит матричный коммутатор 1, состоящий из ЛфМкоммутаторов 2, объединенных в И блоков 3 коммутации по И коммутаторов1645963 2 в каждом блоке 3 коммутации, группудешифраторов 4, И блоков 5 памяти,группу элементов И 6, группу элементов ИЛИ 7, первый и второй элементыИ 8, 9, элемент ИЛИ 10, первый ивторой дешифраторы 11, 12, мультиплексор 13, элемент НЕ 14, блок 15управления. Устройство имеет группу Изобретение относится к вычислительной технике связи и может бытьиспользовано при разработке и конструировании коммутационных систем.11 ель изобретения - повышение быстродействия в режиме настройки ветвящихся связей эа счет параллельнойнастройки матричного коммутатора.На Фиг. 1 представлено коммутационное устройство; на Фиг. 2блок управления,Коммутационное устройство содержитматричный коммутатор 1, включающийв себя НМ коммутаторов 2, объединенных в М блоков 3 по И коммутаторов коммутации в каждом, группу дешиФраторов 4, И блоков 5 памяти,группу элементов И 6, группу элементов ИЛИ 7, первый 8 и второй9 элементы И, элемент ИЛИ 10, первый11 и второй 12 дешифраторь мульти-плексор 13, элемент НЕ 14 и блок 15управленияУстройство имеет группу информационных входов 16, группу информационных выходов 17, адресный вход18, вход 19 второго адреса, вход 20первого адреса, тактовый вход 21,вход 22 пуска, выход 23 готовности,вход 24 режима и установочный вход25.Блок 15 управления содержит счетчик 26, первый 27 и второй 28 триггеры, первый 29, второй 30, третий31 и четвертый И 32 элементы, элемент ИЛИ-НЕ 33 и элемент ИЛИ 34,Предлагаемое комиутационное устройство работает в четьрех режимах:Подготовка, Загрузка, Настрокаи "Обмен",В режиме Подготовка приводятся в исходные состояния блоки 5 памяти, В режиме "Нагрузка" в блоке 5 памяти загружается программа коммутаи, В режиме "Настройка" программа комму 15 20 25 30 35 40 45 50 55 информационных входов 16, группу инФормационньм вьмодов 17, адресньп вход 18, вход 19 второго адреса, вход 20 первого адреса, тактовый вход 21, вход 22 пуска, выход 23 готонности, вход 24 режима, установочный вход 25, 1 з.п. Ф-лы, 2 ил . тации загружается в матричныи коммутатор 1, что обеспечивает установление требуемьм коммутационных связей,По окончании режима "Настройка"устройство готово к работе в режимелсОбмен , в котором осуществляетсяпередача информации через матричныйкоммутатор 1 с входов 16 на вьмоды17.Коммутационное устройство работает следующим образом,1Импульсом начальной установки,поступающим на вход 25, приводятсяв исходные состояния триггеры 27и 28 и счетчик 26. Выбор режима работы коммутационного устройства осуществляется кодом, поступающим на вход24. При работе в режиме "Подготовка"на первом выходе дешифратора 12 Формируется логический сигнал высокогоуровня, что обеспечивает работу блоков 5 памяти в режиме записи воздействием на управляющие входы второйгруппы через элемент ИЛИ 10 и управление записью информации в блоки 5памяти посредством воздействия науправляющие входы первой группы стробирующих импульсов с выхода блока управления А 4 через элемент И 9 иэлементы ИЛИ 7, кроме того, на информационные входы группы блоков 5памяти поступает логический сигналнизкого уровня с выхода элементаНЕ 14, что обеспечивает идентификацию всей записываемой в блок 5 памятиинформации как недействительной, т,е,Фактически эмулируется процедура очистки памяти. Выбор подготавливаемой(очищаемой) области памяти осуществляется по адресу, который поступаетна вход 18 устройства и Фактическиопределяет номер Фрагмента программыкоммутации. После выполнения указанных процедур импульсом "Пуск", поступающим на вход 22 коммутационного1645963 устройства, осуществляется запуск режима Подготовка . При этом на выходе триггера 27 устанавливается лог ческий сиг нал высокого уровня, который открывает элемент И 31. Тактовые импульсы, поступающие на вход 21 ком мутационного устройства, через открытый элемент И 31 воздействуют на синхрониэирующий вход счетчцка 26, что обеспечивает формирование адреса, который поступает через мультиплексо 13 на адресные входы блока 5 памяти и на второй вход элемента И 9, что обеспечивает поступление импульсов управления записью через элементы ИЛИ 7 на управляющие входы первой группы блоков 5 памяти. При появлении на вьходе переноса счетчика 26 логического сигнала высокого уров)я, который через открытый элемент И 29 и элемент ИЛИ-ПГ 32 поступает на синхрониэирующий вход триггеров 27 и 28, формирование тактовых импульсов и соответствующих адресных кодов блоком 15 управления прекращается, При этом на выходе триггера 27 устанавливается логический сигнал низкого уров я, к;торый запрещает работу элемента И 31, а на выходе триггера 28 устанатгвается логический сигнал высокого уровня, который поступает на пьход 23 устройства и может бьть идетиддцирова.внешним устро ством как признак отовности коммутацион,с о устройства к дальнеишей работе. Появление приэнака готовноси на выходе 23 устройства при работе в режи 1 11ме Подготовка определяет, что область памяти, соответствующая вибранноку Фрагменту программы коммутации, очищена. Работа предлагаемого коммутационного устройства в режиме подготовки к загрузке )рагента программы коммутации на этом завершается.При работе в режиме "Загрузка" на вход 24 устройства подается соответствующий код, что обеспечивает появление на втором выходе дешифратора 12 логического сигнала высокого уровня, которьц открывает элемент И 30, обеспечивает работу блоков 5 памяти в режиме записи и переключает направление мультиплексора 13, На входе 18 устанавливается адрес области памяти, в которую загружается Фрагмент программы коммутации, на входе 20 устанавливается адрес входа матричного коммутатора, а на входе 19 - адрес вь.хо)ч, рцчноге комм;татоа поспсчего юульс Пуск с в;:Одапускается блек ,5 у);Н,еи. ,5этом на вьг Оде триггер ; 7 у.:-анавливается логический с .Га)Г -когоуровнЯ кото)ьй Открывает згьмет31,Тактовьшптульс с ьхода э)сьетаИ 31 стробцрует дейл.ратор 11., с соответствующего выхода сторого импульсчерез соответствующий элемент 7 Р поступает на 1.-й у,",авлякГивходГруппы первой группь: соответ, тующегоз.-го блока 5 паняти. .роь 1 е тог), ука; с, заннй угравляюш.й импульс задц):фро)пс . цнк)еметирус; сод.р)дп оесчетчика 26 ц, проход. через эг:. ОптЦ 30 Ц,ИГ, 3) ,етановлцваг.т а ч;,)- ХодЕ ТрцГГЕра 27 .о-.Ичоскс. НЛ20 низкОГО уповня кот,)ыза крьтлэлемент И 31, а на вс.Оде т)Ггера28 - логический сигнал высокого уровня которьй у поступая на вьх отустройства, индццирует готовностьк загрузке адреса следующей Очккоммутации. На входа; 19 ц 2 Устоойства устанавливается адрес с.с,"ут ще)связи и процедура загрузки возс Но., -ляется импульсом с вх.а 22 устройства. После завершения загрузки адресной шформации О всех связях вь.раиного фрагмента,рограммы коммутации на входе 18 устро сти. уст.авливается номер следуюего фрагмепапрограммы коммутации, после чего про 35цедуры подготовки и загрузки могутпродолжаться.При работе устройсв в режиме"Настройки" на вход 24.устройстваподается соответствующий код, чтообеспечивает появление на третьемвьходе дешифратора 12 логическогосигнала высокого уровня, которьй открьвает элементы И 8 и 32 и, проходя через элементы ИЛИ 7, выбираетвсе блоки 5 паяти, При наличии логического сигнала высокого у 1)овня навыходе 23 устройства процедура настройки коммутационного устройстваначинается импульсом, поступившимна вход 22 устройства. При этом тактовые импульсы и коды адресов формируются в блоке 15 управления элементом И 31 и счетчиком 26 аналогично 55режиму Подготовка". С вьхода Аблока 15 управления адресные коды,представляющие собой адреса выходовблоков 3 коммутации, поступают наадресные входы втерой группы матрич 1645963ного коммутатора 1 и далее через вторые адресные входы блоков 3 коммутации - на вторые адресные входы коммутаторов 2. Кроме того, указанные адресные коды через мультиплексор 13 поступают на адресные входы блоков 5 памяти, на адресные входы первой группы которых с входа 18устройства подается адрес, соответст вующий настраиваемому фрагменту программы коммутации,Блоки 5 памяти приведены в режим чтения логическим сигналом низкого уровня, сформированным элементом ИЛИ 10. По каждому из адресных кодов, сформированных блоком 15 управления, из блоков "ь памяти выбирается информация об адресе входа коммутатора и признак достоверности выбран ной информации, причем на первых выходах блоков 5 памяти формируется признак достоверности выбранной информации, на вторых выходах блоков 5 памяти - адреса входов коммутаторов25 2, выбранных соответствующими дешифраторами 4 по адресным кодам, сформированным на третьих выходах соответствующих блоков 5 памяти, При наличии логического сигнала высокого 30 уровня на первых выходах (признака достоверности) блоков 5 памяти, определяющего достоверность выбранной информации, соответствующие подключенные к ним элементы.И 6 открываются и пропускают тактовый импульс, сформированный блоком 15 управления, который, поступая на первые управляющие входы коммутаторов 2, стробирует установление связи в узлах 2 коммутации. Если считываемая из какого"либо из блоков 5 памяти информация сопровождается значением признака, соответствующим недостоверности информации, связь в соответствующем блоке 3коммутации не устанавливается. После этого задним фронтом указанный импульс инкрементирует счетчик 26 и процедура установления следующих связей осуществляется аналогично. При выполне нии и-го такта настройки коммутатора на выходе переноса счетчика 26 формируется логический сигнал высокого уровня, который проходит через открытый элемент И 32 и элемент ИЛИ-НЕ 33 и своим задним фронтом устаиавли 55 вает на выходе триггера 27 логичес-кий сигнал низкого уровйя, который закрывает элемент И 31 и, кроме того,устанавливает на выходе триггера 28 логический сигнал высокого уровня, который, поступая на выход 23, устанавливает готовность коммутационного устройства к обмену либо к выполнению дальнейших процедур подготовки, загрузки или настройкиФормула изобретения 1. Коммутационное устройство, содержащее матричный Коммутатор, группу дешидраторов, Я блоков памяти, причем информационные входы группы и информационные входы матричного коммутатора соединены с информационными группами входов и выходов устройства соответственно, о т л и - ч а ю щ е е с я тем, что, с целью повышения быстродействия в режиме настройки ветвящихся связей за счет параллельной настройки матричного коммутатора, в него введены группа элементов И, группа элементов ИЛИ, первый и второй элементы И, элемент ИЛИ, первый и второй дешнфраторы, мультиплексор, элемент НЕ, блок ут" равления, причем -й вход (где "1, Я - количество информационных входов группы, группы тактовых входов матричного коммутатора подключен к выходу -го элемента И (где щЯ) группы, первые входы группы элементов И группы объединены и подключены к выходу первого элемента И, а вторые входы элементов И группы соединены с первыми выходами соответствующих блоков памяти, вторые выходы которых подключены к соответствующим адресным входам первой группы матричного коммутатора, управляющие входы группы которого соединены с выходами дешнфраторов группы, входы которых подключены соответственно к третьим выходам блоков памяти, входы адреса программы которых объединены и подключены к адресному входу устройства, адресные входы блоков памяти объединены и подключены к выходу мультиплексора, первый информационный вход которого соединен с адресньви входами второй группы матричного коммутатора и подключен к первому выходу блока управления, второй информационный вход мультиплексора подключен к информационному входу первого дешифратора и входу второго адреса устройства, вход первого.адреса устройства соединен с информа 1 б 4 5963ционныии входами первой группы блоков памяти, инфориагцгонные входы второй группы которых подключены к выходу элемента НГ, соединенного вхо 95 дом с первым входом второго элемента И, первым входом элемента ИЛИ и входом сброса блока управления, подключенного к первому выходу второго дешифратора, вход которого соединен с входом режима устройства, второй выход второго дешифратора соединен суправляющим входом мультиплексора и нторым входом элемента ИЛИ и подключен к входу управления записью блока 15 управления, третий выход второго дешифратора соедииен с управляющим входом блока управления, первым входом первого элемента И и подкль;ен к первым входам 1-х элементов ИЛИ 20 группы, второй вход первого эгемента И соединен с управляющим зходом первого дешифратора и вторым входом второго элемента И и подключен к второму вьиоду блока управления, третий выход которого соединен с выходом готовности устройства, установочный вход блока у-раг;ления пояключен к устанэвочному входу устройства, тактовый вход которого соединен с так товым входом блока управления, вход пуска блока угравления подключен к входу пуска устройства, выход второгс элеьгента И соединен с вторычи входами 1-х элементов ИЛГА группы, третьи входы которых подключены к со;.тветствующим вьгодам первого дешифратора, а выходы элементов ИЛИ группы соединены с первыми управляющими входами блоков памяти, вторые управляюпГие входы которых объединены и подключены к выходу элемента ИЛИ, кроме того, матричный коммутатор состоит из 11 блоков коммутации (Н - количество информационных выходов группы матрич ного коммутатора), а каждый блок коммутации содержит М коммутаторов (И - количество информационных входов группы матричного коммутатора), причем 1-ные информационные входы (где 1=1,11) группы матричного коммутатора подключены к 1-м инфс,мгн:.ныи вхсдам (где )= 1,М) группы блс кон коммутации матричного коммутатора и соединены с инФормационными входами коммутаторов блоков коммутации матричноо коммутатора, выходы коммутаторов г-го блока коммутации объединены и лодкгючены к информаггонным выходам г-го блока коммутагрги и сседннсны с :-м информагионным вгпгодом где г= 1,И) гугпы матричного коимута гср,; адресные входы первой груглы г оторого подключены к ггервым адрес",ым входам всех блоков коимутарги матричного коммутатора и соединены с первыми адресными входами всех коммутаторов каждого блока коммутации матричного коммутатора, вторые адресные входы всех коммутаторов подключены к вторым адресным входам каждого блока коммутации и соединены с адресными входами второй группы матричного коммутатора, тактовые входы группы готогогподключены к соответствующим первым утравляющим входам всех блоков коммутации матричного ком:гутатара и соединены с первыми управляльчми входами всех коммутаторов каждого блока коммутации матричного ко.гмутатора, вторые управляющие входы всех коммутаторов подключены к соответствующим вторым управляющим входам каждого блока коммутации матричного коммутатора и соединены с управляющими нходамн группы матричного коммутатора,2, Устройство по и. 1, о т л и - ч а ю щ е е с я тем, что, блок управления содержит счетчик, первый и второй триггеры, первьп, второй, третий и четвертый элементы И, ."лемснт ИЛИ и элемент ИЛИ-НЕ, причем установочный вход блок; управления соединен с входом установки в "0" первого триггера, входом установкивс ефв 1 второго триггера , первым вх одомм элемента ИЛИ и у та но в очным входом сче т чи к а , информа цио н ный выход которог о подключен к первому выходу блока управления , а выход переноса соединен с первым входом первого элемента И , второй вход которого подключ ен к входу управления записью блэка управления , а выход соединен с первым входом элемента ИЛИ -ЯЕ , второйй вход ко тор ого подключен к выходу второго эл емента И , а тр етий вход соединен с выходом третьего эл емент а И , лодключ енн ог о первым входом к входу сброса б,лока управления , второй вх од третье го элемента И соедин е н с си нхр ониз ирующнм входом счетчика и первым входом второго эл еие нта И и и од ключ ен к второму выходу блока управления ч выходу четвертого эл еие нта И , первый вход которогоКорректор Н. Король Заказ 1351 Тирак 414 ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС113035, Москва, Ж, Раушская наб., д. 4/5 изводственно-издательский комбинат "Патент", г.ужгород, ул, Гагарина, 101 соединен с тактовым входом блокауправления, а второй вход подключенк выходу первого триггера, вход установки в " 1" которого соединен с вторым входом элемента ИЛИ и подключенк входу пуска блока управления, инФормационный вход первого триггерасоединен с нулевым входом устройства,а синхронизирующий вход соединен свыходом элемента ИЛ 1-НЕ и подключен1 к синхронизирующему входу второго1триггера, инФормационный вход которогосоединен с единичным входом устройства, вход установки в "О" второготриггера подключен к выходу элементаИЛИ, а выход соединен с третьим выходом блока управления, управляющийвход которого подключен к второмувходу второго элемента И,