Устройство для декодирования двоичных блочных кодов, согласованных с многопозиционными сигналами

(9(БО 1 3 М Г 5 ОПИСАН ОБРЕТЕН едаохинке сня истемах и го испол ние вЙфд ГОСУДАРСТВЕННЫЙ КОМИТЕПО ИЗОБРЕТЕНИЯМ И ОТНРЫТПРИ ГКНТ СССР РСНОМУ СВИДЕТЕЛЬСТ(71) Институт проблем передачи инФормации АН СССР(53) 681.325:621,394.14(088.8) (56) Зарубежная радиоэлектроника, 1985, Р 7, с. 3-26.Авторское свидетельство СССР У 1491310, кл. Н 03 М 13/00, 1987.Авторское свидетельство СССР Р 1408532, кл. Н 03 М 13/00, 1986. (54) УСТРОЙСТВО ДЛЯ ДУ"КОДИРОВАНИЯ ДВОИЧНЫХ БЛОЧНЫХ КОДОВ, СОГЛАСОВАНН 1(Х С МНОГОПОЗИЦИОННЫМй СИГНАЛАИ (57) Изобретение относится к вычисЛ лительной технике и чи ин(формации поэволяет повысить п мехоустойчивость устройства и точность декодирования. Устройство дл декодирования содержит декодеры 1 кода Грея и ступени 3 декодировани содержащие блоки 4 памяти, декодер 5 внутреннего кода и блоки 7 сра нения. Благодаря введению в каждую ступень 3 декодирования декодера 6 внешнего кода со специфическим выполнением, а также синхронизатора, в устройстве осуществляется послед вательное декодирование вложенных кодов, причем декодированное слово предыдущего кода используется при декодировании последующего кода.5 з.п. Ф-лы, 12 ил.Составитель 0Техред Л,Сердю рректор Н, Ревска Г едак лло 4 Подписное . по изобретениям и открытиям Ж, Раушская наб д, 4/5 ГКНТ СССР о тельский комбинат "Патент", г, Ужгород, ул. Гагарина, 10 1 роизво енно ЗаказВНИИПИ Э; Л Л ЯгД7сударственног113035 ираж омите ааоо а,и о а,яр. а Ревинск ова К Л ЛЩЕИзобретение относится к вычислительной технике и технике связи и может быть использовано в системах передачи информации.Цель изобретения - повьппение по 5 мехоустойчивости устройства и точность декодирования,На фиг. 1 представлена структурная схема устройства; на фиг. 2 блок-схема декодера внешнего кода; на фиг,3-10 - соответственно блок очередности стираний, блок ввода стираний, блок декодирования, блок вычисления параметров дексдирования, наапливающего сумматора, блок выбора омера минимального числа, компара 1 ора и синхронизатора соответствень 1 о; на фиг11 - временная диаграмма работы устройства; на фиг,12 - пространство сигналов внутреннего деко-; Дирования на первом (а) и втором (б) шагах (9 - принятый сигнал; , - надежность).25Устройство для декодирования содержит (фиг.1) декодеры 1 кода Грея, синхронизатор 2 и М ступеней 3 декодирования (Н - число внешних кодов во входном сигнале), каждая из которых включает в себя блок 4 памяти, декодер 5 внутреннего кода, декодер б внешнего кода и блок 7 сравнения (последняя ступень З,И не содержит блока памяти). На фиг. обозначены информационные входы 8, вход 9 синхронизации и выходы 10. Разрядность соединений на фиг.1-10 указана возле косой черты, перечеркивающей соответстВующую линию, Е; - разрядность символов 1-го Ц"1,М) внешнего кода (и, 1 й ), где и, К; и Й;-соответственно общее число символов, число информационных символов и хэммингово расстояние "го кода; Нс 1, =М ч - число бит надежности;Ч= 4511 оьи 1 где 3 Г - ближайшее большеег целое с 11 оя (Т +1) Г Т +1= Д-111 2Декодер 6,1 внешнего кода в "-й ступени 3.1 декодирования содержит (фиг.2) блок 11 очередности стираний, блок 12 анализа стираний, блок 13 памяти стираний, блок 14 ввода стираний, блок 15 памяти надежностей блок 16 памяти стираний, блок 17 декодирования, блок 18 контроля, блок 19 контроля, блок 20 вычисления параметров декодирования, блок 21 оперативной памяти, блок 22 суммирования блок 23выбора номера минимального числа имультиплексор 24.Блок 11 очередности стираний содержит (фиг3) элемент И 25, коммутаторы 26 и буферные регистры 27. На фиг,Зобозначены выходы 28.Блок 12 анализа стираний представляет собой набор элементов сравнения,каждый из которых имеет выходы "Больше или равнои "Меньше".Блок 13 памяти жестких символов,а также блок 15 памяти надежностей,блок 16 памяти стираний и блок 21 оперативной памяти выполнены на оперативных запоминающих устройствах (ОЗУ),Блек 14 ввода стираний содержит(фиг,5) первый и второй мультиплексоры 34 и 35, узел 36 декодированияи демультиплексор 37.Блок 18 контроля выполнен на программируемом постоянном запоминающем устройстве (ППЗУ) и реализует следующий алгоритм для комплексных чисел а,Ь,с: 1, если (а,с) 7 (а,Ь);.О, если р(а,с) ( (а,Ь).,где (аЬ) - расстояние на комплексной плоскости между числами а и Ь.Блок 20 вычисления параметровдекодирования содержит (фиг,б) первый - третий источники 38-40 постоянного кода, первый и второй перемножители 41 и 42, сумматор 43, квадратор44, элементы 45 равнозначности и элементы ИЛИ 46.Источники 38 и 39 генерируют постоянные коды чисел соответственноД /2 и й (1 - минимальное евклидоlво расстояние 3-й внутренней системысигналов),. источник 40 генерируеткоды чисел 1,2Т +1,Блок 22 суммировайия состоит иэоднотипных накапливающих сумматоров,каждый иэ которых содеркит (фиг.77сумматор 47 и буферный регистр 48.Блок 23 выбора номера минимального числа содержит (фиг.87 компараторы 49, соединенные по .пирамидальнойсхеме, и вычислитель 50 возможнойощибки. Компаратор 49 выполнен587644 5щемента 21-П 52. Вычислитель 50 возможной ошибки выполнен на ППЗУ,Входы 000 001 010 Выходы 11 01 10 Синхронизатор 2 содержит (фиг.10) блок 53 выделения синхронизируащих меток, генератор 54 тактовых импульсов, первый и второй счетчики 55 и 56 (по модулям соответственно И и п) первый - третий дешифраторы 57 чисел соответственно "0", и+1 2 п+1, первую и вторую группе, 58 и 59 умножителей частоты соответственно на Т.+1 и 1 , элемент ИИ-НЕ 60, элемент НЕ 61, элемент И 62, первую и вторую Входы 000 001 010 Выходы 000 00 101 Блок 4.1 памяти первой ступени 3.1 декодирования выполнен на И+ ОЗУ с одновременной записью и раздельным .считыванием, Блоки 4.х (д=1 =1,М) памяти д-й ступени (кроме первой) выполнены на х"1 ОЗУ.Декодер 5. внутреннего кода может быть выполнен на ППЗУ, которое определяет к какому (по номеру) из возможных кодов Хпринадлежит его входной сигнал, надежность этого сигнала и номера подкодов Х р, отличающиеся на 1,2 (фиг.12),Увел 36 декодирования блока 17.3 декодирования служит для исправления ошибок и стираний -м внешним кодом.Устройство для кодирования, сопряженное рассматриваемомуустройству для декодирования, а также канал связи идентичны таким же частям известного устройстваПри этом на выходах канала связи (входах устройства для декодирования) формируются символы жесткого решения (М старших разрядов) и надежности (11 младших разрядов).Рассматриваемое устрсйство для декодирования реализует следующий алгоритм декодирования, являющийся обобщенным алгоритмом известного устройства. л лП.,сть В- Р,с и В=15,1, где К=1,М, Ь=1,М+11, 1=1,п - матрицы переданного и принятого 1,подлежащего декоцированию )слова выбранной сигнально-кодовой конструкции (СКК). Декодирование проводится за Н шагов (стукоторое реализует следующий алгоритм(для Т=3):1011 100 101 1 О 111 группы 63 и 64 элементов И, первый ивторой триггеры 65 и 66, первую -четвертую группы 67-70 счетчиков (по О модулям соответственно Т +1, 1.,п.и Бр), На фиг. 1 О обозначены первый -шестой выходы 71-76 и первая - шестая группы 77-82 выходов. 5 Декодеры 1.3 кода Грея могут быть выполнены на ППЗУ, реализующих (для 1. =3) следующий алгоритм: 011 100 101 110 11 100 110 111 011 010 пеней), на каждом из которых находится слово аЕ А внешнего кода,25Предположим, что к началу -гошага декодирования уже найдены векторы а ,а аДалее внутренним кодом Х декодируется каждыйеестолбец матрицы В, В результате получается вектор аЕХ и число Л (3)Сехарактеристика надежности, равнаяквадрату кодового расстояния от принятого слова до ближайшего в ансамбле Х если оно меньше д и равная1 Рр 35 дв противном случае (зависимость3между надежностью и ее характеристикой обратная). Затем осуществляетсядекодирование вектора внешнего кодафр40 где Т 1 -- о /2. В Я-й попытке (Я==1,Т е 15 декодкруетск вектор е " состертыми 2 (Я) наименее надежнымиЦсимволами. Пусть а- результат5такого декодирования. Ему можно по ставить в соответствие число Т 1(Я)= , й(Я,1), где произвольный членк 1суммы вычисляется по формуле( С Ю)С5,С С ргде у (Я) - число ошибок в 1-м подблоке 1-го кода в Я-м такте;55минимальное евклидово расстояние 3-йвнутренней системы сигналов; Д 6)- корень квадратный характеристики надежности сигнала; с - сигнало правиль 1587644ности декодирования;(8) - число стираний в 1-м подблоке 3-го кода в Б-м такте.Сначала стираются по одному самс 5 му ненадежному символу в подблоках, затем по два и т.деВ качестве декодирогаанного слова е ( )1-го кода выбирается а(Б с минимальным Т (Б), Для 3-го шага декодиОования это слово является выходйымиспользуется для коррекции матрицы В (как в известном устройстве.),осле чего осуществляется переход к (3+1)-у шагу. 15Теория показывает, что если нахопиться в пределах корректирующей способности СКК (расстояние от вектора шума до переданного вектора мень 1 де Р /4), то принятое слово всегда 20 екодируется верно.Устройство для декодирования двоичных блочных кодов, согласованных с многопозиционными сигналами, работает следующим образом, 25Н входы 8 устройства поступает Последовательность иэ и сигналов, каждому из которых соответствуют М бит "жестких" символов и У бит надежности, "Жесткая" информация деко дируется в Ы декодерах 1,1-,1,Б н декодированная информация вместе с информацией о ее надежности (под которой понимается более точный адрес принятого сигнала, Фиг,12) поступает в первую ступень 3.1 декодирсвания, где она одновременно записывается в блок 4.1 памяти (далее она называется входной матрицей) и поступает в декодер 5.1, где определяются жесткое решение соответствующего символа внешнего кода надежность этого решения, и дополнительно 8 жестких решений о сигналах,1отличающихся от жесткого 1 ешения данного сигнала в 1,2 Х символах, елижайммх х нему, еле а =й;/л 11; Й;, и - параметры 1-го внешнего коеда, Далее эти решения будут называться дополнительными жесткими решенияМи еПолученная в декодере 5,1 информация вместе с входной матрицей, задержанной в блоке 4.1, поступает в декодер 6.1 внешнего кода, Информация, декодирования первым внешним кодом, выделяется на первых выхоцах 10,1 и подается в блок 4.2 памяти второй ступени 3,2 декодирования, где процесс повторяется с использованиемвторых кодов и далее осуществляетсяаналогично во всех ступенях вплотьдо последней.В 3-й ступени 3.3 декодирования(на 3-м шаге) в декодер 6.3 поступаетиз блока 4., входная матрица:В=1(Ъ11, В=1,М+И, 1 1,и,я которой для каждого фиксированного 1 первые М символов отвечают жесткому решению, а остальные И символов - его надежности,В блоке 11 очередности стиранийв четных регистрах 27 хранятся значения наименьших надежностей и их/адреса называемые далее локаторамиошибок). Эти значения Формируютсяв виде первоначальных нулевых символов, затем после первого такта - "1",после второго такта - "2", после и-готакта - в порядке возрастания надежности адреса всех и принятых сигналов.Полученные значения надежностейпоступают в блок 12 анализа стираний,где надежность каждого поступающегосигнала сравнивается в и элементахсравнения с текущими и надежностями,после чего вырабатывается управляющийсигнал, поступающий на управляющиевходы блока 11 очередности стираний,в котором этот сигнал указывает, вкакой соответствующий четный регистр27 нужно вставить данный сигнал.Сформированные на выходе блока 11и локаторов поступают на вторые входы блока 14 ввода стираний, в которомвторой коммутатор 30 за и тактов пропускает на свои выходы 2(С -1) входных локаторов (где С - значение уп 3равляющего сигнала на входе С ), Заследующие и тактов парциальной частоты Г эти прошедщие стирания занимаютсвои места в информационном блоке изи символов, а первый узел коммутатора 29, в котором на выходы приходитсигнал, соответствующий Н , при помощи дополнительных жестких решений(с контрольных входов блока 6.1) определяет, какие из символов следует"стереть" в столбцематрицы иэ Ьстрок и и столбцов, отвечающей словукода,Полученные сигналы сравниваются в элементе 33, в результате формиру.- ется матрица Ь йи с единицами на по)зициях, где нужно осуществить стира 1587644 1025 Этот вектор ошибок сопоставляетсяв блоке 7.1 сравнения задержаннымв блоке 13 входным сигналом декодера6.1, в результате чего образуетсявыходной сигнал, представляющий собойслово 3-го внешнего кода с повышеннойнадежностью. ния в данном такте декодирбвания (1,Т, +1),Эта информация с выходов блоха 14 ввода стираний поступает вместе с задержанными в блоке 13 жесткими символами на входы блока 17 декодирования, Одновременно информационнь 7 й блок стираний (с символами от первого до (Т +1)-го) записывается в блок 16 па 1мяти стираний, а с его выходов поступает на входы стираний блока 10, на входы ошибок которого одновременно поступает информация с выходов блока 17.15Вместе с тем символы надежности с блока 6.3 после задержки в блоке 15 поступают в виде прямого и инверсного сигналов на входы блока 19 коммутации, с выходов которого они по команде управляющего сигнала (с выхода блока 18 контроля) подаются на входы надежности блока 20.В последнем определяется величина+2 э,в 2 е)где К;,(В) и с,(Б) " число стираний и ошибок в 1-.м подблоке на 1-м шаге в Я-м такте; д - минимальное2 .евклидово расстояние 3-й внутренней системы сигналов; д в надежность сигнала; 22 - сигнал (с блока 18 контроля ) о правильности декодирования. Блок 20 коммутирует эту проанализированную информациюна свои Т +1 И-разрядные выходы, с которых она поступает в блок 22 суммирования, информация поступает на Т + У-раэряд 40 ных входов блока 23 выбора номера минимального числа,в котором выделяется номер информационного блока с минимальным содержимым. Этот номер используется в качестве управляющего сигнала для мультиплексора 24, кото-. рый пропускает на свой Е -разрядный3выход, соответствующий этому номеру вектор ошибок иэ блока 17 декодирования, задержанный в блоке 21 оперативной памяти. Формула изобретения. Устройство для декодирования двоичных блочных кодов, согласованс мноопоэиционными сиг налами, содержащее первый И-й декодеры кода Грея (И - число внешних кодов во, входном сигнале), входы которых являются соответственно первыми - Ю-ми информационными входами устройства и первую - Е-ю ступени декодирования ь-я ступень декодирования (ь=,М-) содержат блок памяти, декодер внешнего кода и блок сравнения, И-я ступень декодирования содержит декодер внешнего кода и блок сравнения, первые выходы пекодера внешнего кода 1-й ступени декодирования Ц=,Б) соединены с первыми входами блока сравнения этой ступени декодирования, выходы которого являются 3-ми выходами устройства, выходы первого И-го декодеров кода Грея подключены к соответствующим информационным входам блока памяти первой ступени декодирования, (0+1)-е информационные входы которого являются одноименными входами устройства, о т л и ч а ющ е е с я тем, что, с целью повышения помехоустойчивости устройства и точности декодирования, в устройство введен блок синхронизации, в 3-ю ступень декодирования - декодер внутреннего кода, а декодер внешнего кода состоит иэ блока ввода стираний, блока очередности стираний, блока анализа стираний, блока памяти жестких символов, блока памяти надежностей, блока памяти стираний, блока декодирования, блока контроля, блока коммутации, блока вычисления параметров декодирования, блока оперативной памяти, блока суммирования, блока выбора номера минимального числа и мультиплексора, первые - д 1 -е контрольные выходы (ф =- , 1- ближай 161 Гишее большее целое, с 1 е и и - соответственно Хэммингово расстояние и число Е -разрядных символов 3-го внешнего кода ) декодера внутреннего кода в 3-й ступени декодирования соединены одноименнь 1 ми входами блока ввода стираний, выходы которого подключены к входам стирании блока декодирования и информационным входам блока памяти стираний, выходы которого соединены с входами стираний блока вычис 11 1587 б 44 12ления параметров декодирования, выходы которого подключены к соответствующим информационным входам блокасуммирования, выходы которого соединены с соответствующими входами бло-.ка выбора номера. минимального числа,выходы которого подключены к управляющим входам мультиплексора, выходы жестких решений декодера внутренНего кода в 1.-й ступени декодирования соединены в декодере внешнегоода с информационными входами блокапамяти жестких символов, выходы которого подключены к первым информационным входам блока контроля и входамошибок блока декодирования и являются первыми выходами декодера внешнего кода 1-й ступени декодирования,выходы надежностей декодера внутреннего кода которой подключены к информационным входам блока памятинадежностей, первым информационным,входам блока очередности стиранийи первым входам блока анализа стираний, выходы которого соединеныс управляющими входами блока очередности стираний, первые и вторыевыходы которого подключены соответственно к первь 1 м управляющим входамблэка ввода стираний и вторым входам блока анализа стираний, выходыблока памяти надежностей соединены ссоответствующими информационнымивходами блока коммутации, выходы которого подключены к входам надежностей блока вычисления параметров, декодирования, выходы блока декодирования соединены с информационными входами блока оперативной памяти, входами ошибок блока вычисления параметров декодирования и управляющими входами блока контроля, выходы которогоподключены к управляющим входам блока коммутации,выходы блока оперативной памяти соединены с соответствующими информационными входами. мультиплексора, выходы которого подключенык вторым входам блока сравнения 1-йступени декодирования, входы декодера внутреннего кода первой ступенидекодирования объединены с соответствующими информационными входамиблока памяти первой ступени декодирования, первые - (0+1)-е выходы которого подключены к одноименным информационным входам декодеров внутреннего кода (+1)-й ступени декодированияи вторым информационным входам блока10 15 20 25 ЗО 35 40 45 50 55 контроля в декодере внешнего кода1-й ступени декодирования, управляющие входы декодера внутреннего кодаи информационные входы блока памятивторой ступени декодирования объединены и подключены к выходам блокасравнения первой ступени декодирования, первые - -е выходы блока памяти и выходь 1 блока сравнения -й ступени декодирования соединены соответственно с первыми - (х+1)-ми управляющими входами декодера внутреннегокода и с первыми - (+1)-ми информационными входами блока памяти (д+1)-йступени декодирования, вход синхронизатора является входом синхронизацииустройства, первый выход синхронизатора соединен с тактовым входом записиблока памяти первой ступени декодирования, тактовыми входами блоковпамяти второй - (И)-й ступеней декодирования и тактовыми входами записи блока памяти жестких символов,блока памяти надежностей, блока памяти стираний и блока оперативной памяти в декодере внешнего кода -йступени декодирования, второй и третий выходы синхронизатора подключенык входам управления соответственнозаписью и считыванием блока памятипервой ступени декодирования, четвертый выход синхронизатора соединенс входами управления блоков памятивторой - (Б)-й ступеней декодирования и входами управления записьюблока очередности стираний, блокапамяти жестких символовблока памятинадежностей и блока оперативной памяти в декодере внешнего кода 1-й ступени декодирования, пятый выход синхронизатора подключен к входам управления записью блока памяти стиранийв декодере внешнего кода 1-й ступени декодирования, шестой выход синхронизатора соединен с входами управления считыванием блока памяти надеж"ностей и блока памяти стираний, вдекодере внешнего кода 1-й ступенидекодирования, 1-й выход первойгруппы выходов синхронизатора подключен к 1-му тактовому входу считывания блока памяти первой ступенидекодирования, тактовому входу блокаочередности стираний и тактовым входам считывания блока памяти жесткихсимволов, блока памяти надежностей,блока памяти стираний, блока суммирования и блока оперативной памяти вдекодере внешнего кода 1-й ступени декодирования, 1-е выходы второй группы выходов синхронизатора соединены с управляющими входами блока5 вычисления параметров декодирования, вторыми управляющими входами блока ввода стираний и входами управления считыванием блока оперативной памяти в декодере внешнего кода д-й ступени декодирования, 1-й выход третьей и 1-е выходы четвертой групп выходов синхронизатора подключены соответственно к тактовому и управляющим входам блока декодирования в декодере внешнего кода -й ступени декодирования, 1-е выходы пятой группы выходов синхронизатора соединены с третьими управляющими входамиблока ввода стираний и вторыми информационными входами блока очередности стираний в декодере внешнего кода 1-й ступени декодирования, 1-е выходы шестой группы выходов синхронизатора подключены к четвертым управ ляющим входам блока ввода стираний в декодере внешнего кода 1-й ступени декодирования.2. Устройство по и. 1, о т л и ч а ю щ е е с я тем,.что блок оче- ЗО редности стираний содержит первый - и-й коммутаторы, гервый - (2 п)-йбуферные регистры и элемент И, первый и второй входыкоторого являются входом управления записью и тактовьм35 входом блока, выход элемента И подключен к тактовым входам всех буферных регистров, первые и вторые информационные входы всех коммутаторов соответственно объединены и являются 40 одноименными входами блока, управляющие входы всех коммутаторов являются управляющими входами блока, пер вые и вторые выходы ш-го коммутатора (ш=,1,п) соединены с информацион ными входами соответственно (2 ш)-го и (2 ш)-го буферных регистров, выходы которых подключены соответственно к третьим и четвертым информационным входам ш-го:и пятым и шестым информационным входам (ш+1)-го коммутаторов и являются соответствующими первыми и вторыми выходами блока.3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок ввода.стираний содержитпервый -и-й элементы равнозначности, элемент ИЛИ, элемент неравнозначности и первый и вто. рой коммутаторы, информационные входы квторых являются соответственноконтрольными и первыми управляющимивходами блока, управляющие входы второго коммутатора являются вторымиуправляющими входами блока, выходывторого коммутатора соединены с первыми входами соответствующих элементов равнозначности,.вторые входы которых соответственно объединены иявляются третьими управляющими входами блока, управляющие входы первогокоммутатора являются четвертыми управляющими входами блока, выходыэлементов равнозначности соединеныс соответствующими входами элементаИЛИ, выходы которого и выходы первогокоммутатора подключены к первым ивторым входам элемента неравнозначности, выходы которого являются выходами блока.4. Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что блок декодирования содержит узел декодирования, демультиплексор и первый и второй мультиплексоры, информационныевходы которых являются входами соответственно стираний и ошибок блока,управляющие входы мультиплексоров идемультиплексора соответственно объединены и являются управляющими входами блока, управляющий вход узладекодирования является тактовым входом блока, выходы мультиплексоровподключены к соответствующим информационным входам узла декодирования,выходы которого соединены с информационными входами демультиплексора,выходы которого являются выходамиблока,5, Устройство ио п. 1, о т л ич а ю щ е е с я тем, что блок вычисления параметров декодирования содержит первый - третий источники постоянных кодов, группу элементов равнозначности, группу элементов ИЛИ,сумматор, квадратор и первый и второйперемножители, первые входы которыхявляются входами соответственно стираний и ошибок блока, выходы первогои второго источников постоянных кодов соединены с вторыми входами одноименных неремножителей, выходы которых подкпючены к первым и вторым входам сумматора, третьи входы которогоявляются входами надежности блока,выходы сумматора соединены с входамиквадратора, выходы которого подключены к первым входам элементов ИЛИгруппы, выходы третьего источникапостоянных кодов содеинены с первыми .входами соответствующих элементов равнозначности группы, вторые входы которых соответственно объединены и являются управляющими входами блока, выхОды элементов равнозначности группысОединены с вторыми входами элементовИЛИ группы, выходы которых являютсяв 1 ходами блока,6. Устройство п. 1, о т л и ч а юще е с я тем, что синхронизаторсдержит генератор тактовых импульсов,первый и второй счетчики, первый -третий дешифраторы, первый и второйтриггеры, элемент НЕ, элемент И, элем нт ИЛИ-НЕ, первую. - четвертую группсчетчиков, первую и вторую группыу ожителей частоты, первую и вторую щгруппы элементов И и блок выделениясинхронизирующих меток, вход которогр является входом синхронизатора,а выход соединен с входом обнулениявторого счетчика, выход генератора 25тактовых импульсов подключен к входам первого счетчика и умножителейчастоты первой группы и являетсяп рвым выходом синхронизатора, выходадшего разряда первого счетчикасЬединен с соответствующими входамивсех дешифраторов, выход старшегоразряда первого счетчика подключенк входам счетчиков первой группы соответствуюшдм входам всех дешифраторов и счетному входу второго счетчика, выходы разрядов которого соединены с соответствующими входами всехдешифраторов и первыми входами элемента И, прямой и инверсный выходы переполнения второго счетчика являются соответственно вторым и третьимвыходами синхронизатора, выходы первого и третьего дешифраторов подключены соответственно к Я-входу первого и К-входу второго триггеров, выход второго дешифратора соединенс К-входом первого и Я-входом второго триггеров, выходы которых подключены соответственно к первому и второму входам элемента ИЛИ-НЕ и являются четвертым и пятым выходами синхронизатора, выход элемента ИЛИ-НЕ соединен с входом элемента НЕ и первымивходами элементов И первой группы иявляется шестым выходом синхронизатора, ,выходы умножителей частоты первой группы подключены к входам одноименных умножителей частоты второйгруппы, вторым входам одноименныхэлементов И первой группы и являютсявыходами первой группы синхронизатора, выходы счетчиков первой группыявляются соответствующими выходамивторой группы синхронизатора, выходыумножителей частоты второй группысоединены с входами одноименных счетчиков второй группы и являются выходами третьей группы синхронизатора, выходы счетчиков второй группыявляются выходами четвертой группысинхронизатора,. выход элемента НЕсоединен с вторым входом элемента И,выход которого подключен к первымвходам всех элементов И второй группы, выходы элементов И первой группысоединены с входами одноименныхсчетчиков третьей группы, выходы которых подключены к вторым входамодноименных элементов И второй группы и входам одноименных счетчиковчетвертой группы, выходы которыхявляются выходами соответственйо пятой и шестой групп синхронизатора.