Устройство для определения многочлена локаторов стираний при декодировании недвоичных блоковых кодов

(1)Н 03 М 3/02 ОПИСАНИЕ ИЗОБРЕТЕНИЯН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ЮИБо 3 Ц ЗщПЯ - ка", " ц-" Б,БЛ ОЕ:.А":.=, фх,х,:.= л РЕСПУБЛИК1т-ф" ГОСУДАРСТНЕННЬЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫГИЯМПРИ ГННТ СССР(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МНОГОЧЛЕНА ЛОКАТОРОВ СТИРАНИЙ ПРИ ДЕКОДИРОВАНИИ НЕДВОИЧНЫХ БЛОКОВЫХ КОДОВ(57) Изобретение относится к технике БО 1481902 А 1 2передачи дискретной информации и может быть применено в декодирующих устройствах аппаратуры передачи данныхЦель изобретения - повышение быстродействия и упрощение устройства. Устройство содержит регистры 1 в 1, блоки 2 - 2, элементов ИИ, первый и второй сумматоры 3, блок 5 умножения, дополнительный регистр 6, коммутатор 7 и блок 8 управления, содержащий распределитель 9 импульсов и блоки 1 О, в Осэлементов И. 1 ил.Изобретецце относится к технике.цееда чи дискретгойг ицформации и может быть применено в декодирующихустройствах аппаратуры передачи данных,Цель изобретения - повышение быстродействия и упрощение устройства.На чертеже представлена структурная электрическая схема устройства, 10Устройство для определения многочлена локаторов стираний при декодировании недвоичных блоковых кодовсодержит регистры 1, в1 блоки 2 -2 1, элементов ИЛИ, первый 3 и второй 4 сумматоры, блок 5 умножения,дополнительный регистр б, коммутатор 7 и блок 8 управления, содержащий распределитель 9 импульсов иблоки 10-101,элементов И. 20Устройство работает следующим образом.Устройство вычисляет коэффициентымногочлена локаторов стираний25,1.Ч(2)= Г 1 (1+Х; 2),1Обрабатываемые локаторы стиранийХ; последовательно поступают навход устройства. Вычисления проводятся по реккурентным формулам. Еслиза (1-1) шагов определен многочленлокаторов стиранийк-К-,0,(2=а, 2 +а 2 а 2+1,35то коэффициент многочлена локаторовстираний на К шагеаоа =а+Хк4 Ок - ,к к.,45Для вычисления требуется провести 1 операций сложения и (Е) операций умножения в поле Галуа. Количество исправляемых стираний для кода не превышает Я), где с 1 - кодовое расстояние. Количество двоичных тактов при обработке каждого локатора стираний определяется числом операций умножения. Первый локатор стирания обрабатывается за один такт, второй также за один такт, третий - за два двоичцых такта, четвертый - за три и т.д. В первьгг такт обработки каждого локатор стирания коммутатор подключает к Вхолу умцожцтели 5 в поле Галуа выходы последнего регистра 14 а в остальное время выходы дополцительцого регистра 6. Такой режим, работы коммутатора 7 определяется управляющим сигналом с первого выхода распределителя 9 блока 8 управления. Также по этому сигналу с первого выхода распределителя 9, поданному ца первый тактовый вход последнего регистра 11 осуществляется запись информации с выхода второго сумматора 4 в регистр 1 1.г При обработке второго локатора стирания единичный сигнал с второго выхода распределителя 9 подан на пер- вые объединенные входы последнего блока 10(,.1 элементов И. При обработке (с - 2) локатора единичный сигнал с (й) выхода распределителя 9 подан на первые объединенные входы второго блока Оэлементов И. При об - работке (Й)-го локатора единичный сигнал с (д) - го выхода распределителя 9 подан на входы первого блока 10, элементов И. В исходном состоянии все регистры 1 обнулены, Значение первого локатора стирания через вход и выход второго сумматора 4 записывается в регистр 11 , В остальные регистры 1 1записываются нули, так как ца первые входы блоков 10 1,10 ц ., элементов И с выходов распределителя 9 подаются нулевые сиг- нальг,На первом такте обработки второго локатора его значение складывается в втором сумматоре 4 со значением первого локатора с выхода регистра 1 , и полученная сумма записывается в регистр 1 , Одновременно значение второго локатора умножается в блоке 5 умножения в поле Галуа на величину первого локатора, поданного с выхода ком,утатора 7, полученное произведение складывается в сумматоре 3 с нулем с выхода регистраи через блок 1 О,элементов И записывается в регистр. Обработка второго локатора стирания закончена.Ч Остальные локаторы стирания обрабатываются аналогичным образом. При этом цри обработке остальных локаторов стирания ца втором и следующих тактах работы на второй вход блока 51481902 Формула изобретения вого сумматора,Составитель С. БерестевичРедактор М.Бланар Техред М.Дидык Корректор Т.Малец Заказ 2702/57 Тираж 885 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-издательский комбинат "Патент". г.Ужгород, ул. Гагарина,101 умножения в поле алуа подается информация с выхода дополнительного регистра б через коммутатор 7. Выход первого сумматора 3 по сигцалам рас 5 цределителя 9 поочередно через блоки О(, 110, элементов И и блоки 2, 2, элементов ИЛИ подключается к входам регистров 1.1 . После обработки всех локаторов стира ний с выходов регистров 11. получают необходимый результат.Вычисление первого и второго ко - эффициентов многочлена локаторов стираний осуществляется одновременно 1 В Такое построение устройства для определения многочлена локаторов стираний позволяет обработать Я) ло(йЫ) катор стираний за" + 12 20 двоичных тактов вместо с 1(й)/2 в известном устройстве, т.е, на (й) такта быстрее. Устройство для определения много- члена локаторов стираний при декодировании недвоичцых блоковых кодов, содержащее (Й) регистров, а - 3 бло ка элементов ИЛИ, дополнительный регистр, выходы которого соединены с первыми входами коммутатора, блок умножения, первые входы которого яв,ляются входами устройства, первый сумматор, выходы которого соединены с соответствующими входами блока управления, первый выход которого соедццен с вторым входом коммутатора,вторые выходы блока управления соединены с первыми входами соответствующих блоков элементов ИНИ, выходыкоторых соединены с входами соответствующих блоков элементов ИЛИ, выходы которых соединены с входами соответствующих регистров, кроме первого ц д)-го, выходы регистров,кроме (й) - го и (с - 1)-го, соединеныс вторыми входами соответствующихблоков ИЛИ и являются первыми выходами устройства, третьи выходы блокауправления соединены с соответствующими входами первого регистра, второй сумматор, о т л и ч а ю щ е е -с я тем, что, с целью повышения быстродействия и упрощения ус 1 ройства,первый вход (й)-го регистра подключен к первому выходу блока управления, выходы (с 1-2)-го регистрасоединены с входами дополнительногорегистра, первыми входами первогосумматора и являются вторыми выходами устройства, выходы (с 1-1)-го регистра соединены с первыми входамивторогосумматора, третьими входамикоммутатора и являются третьими выходами устройства, вторые входы второго сумматора годклочены к первымвходам блока умножения, выходы второго сумматора соединены с вторымивходами (Й)-го регистра, выхоцыкоммутатора соединены с вторыми входами блока умножения, выхоцы которого соединены с вторыми входами пер