Устройство для управления преобразователем постоянного напряжения в многоступенчатое квазисинусоидальное

к роизводственно-полиграфическое предприятие, г,ужгород, ул.Проектная 5/52 Тираж 660 ВНИИПИ Государственного ко по делам изобретений и 113035, Москва, Ж, РаушПодписноеитета СССРоткрытийкая наб д.4/5Изобретение относится к преобразовательной технике и может быть использовано в системах автономного электроснабжения.Целью изобретения является повыщение точности стабилизации выходного напряжения при сохранении массогабаритных показателей и гармонического состава выходного напряжения.На Фиг.1 приведена функциональная схема устройства для управления преобразователем постоянного напряжения в многоступенчатое квазисинусоидальное; на Фиг. 2 - функциональная схе" ма блока формирования программного кодового сигнала; на Фиг. 3 - Функциональная схема блока Формирования мгновенного значения выходного напряжения; на Фиг. 4 - диаграмма выходно" го напряжения.Предлагаемое устройство (Фиг,1) содержит блок 1 Формирования программного кодового сигнала в виде двоичного кода, значение которого пропорционально программному мгновенному значению ступенчато-аппроксимированной синусоиды, инверторный блок 2, блок 3 Формирования мгновенного значения выходного напряжения, измерительный выпрямитель 4, аналого-цифровой блок 5, арифметическое устройство 6, задатчик 7 допустимого расхождения кодов, схему 8 сравнения кодов, элементы И 9 и 10, реверсивный счетчик 11.Выход полярности полуволны выходного напряжения, блока 1 Формирования мгновенного значения программного кодового сигнала соединен с управляющим входом инверторного блока 2, выполненного по схеме однофазного мостового инвертора с обратными диодами, силовой выход которого является выходом всего преобразователя, а силовой вход подсоединен,к выходу блока 3 формирования мгновенного значения выходного налряжения, выполненного в виде М последовательно соединенных по выходу силовых ячеек, каждая из которых состоит из последовательно включенных источника напряжения, управляемого ключа и подключенного параллельно к ним диода, электроды которого образуют выход ячейки, при этом величины напряжений источников пропорциональны весам двоичных разрядов управляющего кода, к выходуинверторного блока 2 подсоединенвход измерительного выпрямителя 4,5 10 15 20 25 30 35 40 45 50 55 выходом подключенный по выходу аналого-циФрового блока 5, выход которого подключен к первому кодовому входу арифметического устройства 6, второй кодовый вход которого подключен к выходу программного мгновенного значения ступенчато-аппроксимированной синусоиды блока 1 Формирования программного кодового сигнала, выход задатчика 7 допустимого расхождения кодов подключен к второму кодовому входу схемы 8 сравнения кодов, к первому кодовому входу которой подключен выход модуля разности (т,е. абсолютной величины разности) кодов арифметического устройства 6, выход приоритета сигнала на первом входе схемы 8 сравнения, являющейся также выходом равенства сигналов на первом и втором входах, соединен с первыми входами двухвходовых элементов И 9 и 10, суммирующий вход реверсивного счетчика 11 соединен с выходом элемента И 9, вычитающий вход реверсивного счетчика 11 соединен с выходом элемента И 10, вход обнуления реверсивного счетчика 11 соединен с выходом нулевого сигнала блока 1 Формирования программного кодового сигнала, имеющего также выход сигнала нарастания полуволны, соединенный с вторым входом элемента И 9 и выход сигнала убывания полуволны,соединенный с вторым входом элемента И 10, М-разрядный кодовый выход реверсивного счетчика 11 поразрядно соединен с М управляющими входами силовых ячеек блока 3 формирования мгновенного значения выходного напряжения.Блок Формирования программного кодового сигнала (Фиг.2) содержит задающий генератор 12, выходом подключенный к счетному входу счетчика 13, кодовый выход которого подключен к первому кодовому входу цифрового компаратора 14, выход совпадения кодов которого соединен с обнуляющим входом счетчика 13 и подключен к первым входам первого логического элемента И 15, второго логического элемента И 16, логического элемента И-НЕ 17, первый реверсивный счетчик 18, кодовой выход которого соединен с адресным входом программируемого запоминающего устройства (ПЗУ) 19, кодовый выход которого соединен с вторым кодовым входом цифрового компаратора, выход переполне 3 131920 ния прямого счета (+Р) реверсивного счетчика 18 блока Формирования программного кодового сигнала соединен с нулевым входом триггера 20 управления реверсивным счетчиком и с вторым входом логического элемента И-НЕ 17, выход которого соединен с первым входом логического элемента ИЛИ 21, выход переполнения обратного счета (-Р) реверсивного счетчика 10 18 блока формирования программного кодового сигнала соединен с счетным входом триггера 22 управления инвертором и с единичным входом триггера 20 управления реверсивным счетчиком, 15 единичный выход которого соединен с вторым входом первого логического элемента И 15, а нулевой выход - с вторым входом второго логического элемента И 16, выход первого логического элемента И 15 соединен с суммирующим входом реверсивного счетчика 1 8, а выход второго логического элемента И 16 - с вторым входом логического элемента ИЛИ 21, выход которого соединен с вычитающим входом реверсивного счетчика 18 блока Аормирования программного кодового сигнала, при этом кодовый выход реверсивного счетчика 18 является выходом прог раммного мгновенного значения ступенчато-аппроксимированной синусоиды блока 1 Формирования программного кодового сигнала, выход триггера 22 управления инвертором является выхо дом полярности полуволны выходного напряжения, единичный выход триггера 20 управления реверсивным счетчиком является выходом сигнала нарастания полуволны, нулевой выход триггера .20 40 управления реверсивным счетчиком - выходом сигнала убывания полуволны, а выход переполнения обратного счета (-Р) реверсивного счетчика 18 блока Формирования программного кодово го сигнала - выходом нулевого сигнала.Функциональная схема блока 3 формирования мгновенного значения выходного напряжения содержит три силовых ячейки (Фиг.3). Источники 23-25 напряжения, управляемые ключи 26-28 и диоды 29-31 образуют три последовательно соединенные по выходу силовые ячейки, каждая из которых состоит из последовательно включенных источника напряжения, управляемого ключа и подключенного параллельно к ним диода,6 4электроды которого образуют выходячейки, при этом величины напряженийисточников пропорциональны весамдвоичных разрядов управляющего кода,т,е. У = 2 П = 41, . В общем случаев блоке, содержащем М силовых ячеек,11,. = 21 где 1 = 1,2 М.В табл, представлены значениявеличин 1 Р;, 4для случая, когда блок 1 Формирования программногокодового сигнала имеет 5-разрядныйкодовый выход.В табл,1 , - угол формирования1.-й ступени при ступенчатой аппроксимации синусоиды выраженный в угловых градусах; Р - номер тактовогоимпульса (считая от начала полупериода аппроксимируемой синусоиды); Ь 1ширина -й ступени ступенчато-аппроксимированной синусоиды, выраженнаяв импульсах ьд = Р + 1 - Р.,1Величины, Р;, 41 определяются следующим образом.Число разрядов кода .Х в блокеФормирования программного кодовогосигнала равно Н. Полуволна программной синусоиды аппроксимируется ступенчатой кривой, мгновенное значениекоторой равно текущему весовому значению кода Х и которая Формируетсяиз Б = 2 - 1 уровней,НПри этом осущеетвляется ступенчатая аппроксимация с равномернымквантованием по уровню11-0 5о = 0 Рр = О о = агсзз.п( -- -)О 1 1где х = 1,2,3Б.Наибольшую ширину имеет верхняя ступень, ее угловая ширина Аоз= = 90 - Ы Б, это соответствует ширине измеренной в импульсах д 5 = Р -- РБ, где Р - число тактовых импульсов, соответствующее четверти периода выходного напряжения, т.е. электрическому углу 90 . Необходимо выбирать д2 - 1 = Б, тогдаиРс 1 4 з 9090 4 Ы 90Лз---- ( 90 -сэ и 41= Р;,1 -Р;,где ь = 1,2,3 (Б),Для выбранного примера Н = 5, тог да Б=3130Р. с10,3 ф где й При М получаем лижения значения 90 дз 90 -Ы 35 40 45 50 55 1-О 5,(.= агсз 1 п ( - -),1 31 где 1 = 1,231, 31-0 5с( = агсз 1 п ( в -) " 79 7З 1 31фЛс Ыз - 10,3д (31. Выберем значение з = 30, Тогда где 1 = 1,2 31,где 1 = 0,1,230,Частота задающего генератора вобщем случае 4 90 йЕ = 4 Р Б ----- йф 90-с "Рф в частота выходного напряжения всего преобразователя (на выходе инверторного блока),- Б, Гпр = 50 Гц, аз = 30 й р 52400 Гц . Знак приб появляется при округлении до целого числа. По данным табл,1 определяется информация для записи в ПЗУ К - номер адреса ПЗУ (К 0,1,2,вел,Я),- значение кода Т, записанное в К-м адресе - ЛК, где К = 0,1,2, Таблица состояний ПЗУ, соответствующая значениям Аи Р; табл.1 (И=5),представлена в виде табл.2. Измерительный выпрямитель 4 выполнен по однофазной мостэвой схеме и содержит также согласующее устройство, например делитель напряжения, позволяющее пропорционально уменьшать значение напряжения до величины допустимой для работы аналого-цифрового блока 5..Арифметическое устройство 6 выполняется на основе типового арифметического устройства и реализует математическую операцию (у - х), где у и х - текущие значения И-разрядных кодов У и Х.Задатчик 7 допустимого расхождения кодов выполнен в виде ключей,5 10 15 20 25 30 включаемых поразрядно, или в видеПЗУ или собран на логических элементах, Его функция постоянно выдаватьсигнал в виде числав И-разрядномкоде, Величина Я определяется из следующих условий. Для повышения точности стабилизации выходного напряжениянеобходимо число И выбирать из условия И - М) 3,При этом величина Я может выбираться в пределах от значения кода1у соответствующего П = -рдо значения Т , соответствующегоБ Вцх = Ч, . В оощем виде это условиезаписываетсяИ-М 1При значениях Я, близких к 2возможны случайные обратные переключения (динамически неустойчивый режим) по причине, например, Флуктуации питающего напряжения, Увеличение числа Я ведет к появлению сдвига по фазе выходного напряжения (основной гармоники) от программногосигнала, задаваемого кодом Х, чтоне влияет на точность стабилизациивыходного напряжения.Преобразователь работает следующим образом,В исходном состоянии реверсивныйсчетчик 11 (Фиг 1), реверсивныйсчетчик 18 блока 1 фоомиоованияпрограммного кодового сигнала и счетчик 13 (фиг.2) обнулены, триггер 20 управления реверсивным счетчиком (Фиг.2) находится в единичном состоянии, триггер 22 (фиг,2) управления инвертором находится в произвольном, допустим в единичном, состоянии, при этом управляемые ключи ннверторного блока 2 пропускают положительную полуволну выходного напряжения, управляемые ключи 26 и 28 (фиг.3) блока 3 (фиг.1) Формирования мгновенного значения выходного напряжения закрыты, напряжение на выходе преобразователя отсутствует.В блоке 1 формирования программного кодового сигнала на выходеПЗУ 19 (фиг. 2) значение кода Т соответствует значению С = 1 т.е. ширине нулевой ступени кривой, формируемой в блоке 1 формирования программного кодового сигнала.При включении преобразователя запускается задающий генератор 12 (фиг.2), тактовые импульсы поступают на счетный вход счетчика 13, Когда значение числа тактовых импуль 7 13192 сов в счетчике 13 совпадает с числом г, =Л на кодовом выходе ПЗУ 19, с выхода совпадения кодов цифрового компаратора 14 подается импульс напряжения на обнуляющий вход счетчика 13 и на первые входы логических элементов И 15 и 16, и И-НЕ 17. Так как . на второй вход логического элемента И 15 поступает сигнал с единичного выхода триггера 20 управления ревер- О сивным счетчиком, то при этом формируется импульс управления на суммирующем входе реверсивного счетчика 18 блока формирования программного кодового сигнала "1", на кодовом вы ходе его устанавливается значение кода К = 1, в ПЗУ 19 выбирается адрес, соответствующий К, а на кодовом выходе ПЗУ 19 устанавливается значение кода= , соответствующее дли тельности первой ступени аппроксимируемой кривой. В то же время счетчик 13 обнуляется и в дальнейшем в нем снова производится счет, поступающих с выхода задающего генератора 12 им пульсов. Когда. значение кода на первом выходе счетчика 13 сравняется со значением кода= д на кодовом вы 1 1ходе ПЗУ 19, на выходе цифрового компаратора 14 сформируется импульс напряжения и процесс повторится.Аналогично формируется код соответствия для всех последующих ступеней программной ступенчато-аппооксимированной синусоиды за исключением 35верхней ее ступени.В адрес К= 2 = Я ПЗУ 19 записывается число, соответствующее значению э = Р - РБ При достижении этого значения кода в счетчике 13 цифровой компаратор 14 выдает управляющий импульс как и в предыдущих случаях. Но в этом случае происходит переполнение реверсивного счетчика 18 блока формирования программного кодового сигнала, он переводится в состояние 000, с выхода переполнения прямого счета (+Р) поступает импульс переполнения на нулевой вход триггера 20 управления реверсивным счетчиком (триггер переводится в состояние "0") и через логические элементы И-НЕ 17 и ИЛИ 21 этот импульс про. ходит на вычитающий вход реверсивного счетчика 18 блока формирования программного кодового сигнала, воз 06 Явращая его задним Фронтом в состояние "111".Таким образом, после прохожденияР импульсов, что соответствует 1/4периода или 1/2 полуволны аппроксимируемой синусоиды, реверсивныйсчетчик 18 блока Формирования программного кодового сигнала подключается к выходу цифрового компаратора14 через логические элементы И 16и ИЛИ 21 своим вычитающим входом, аего состояние - "111", т.е. наего выходе присутствует сигнал, соответствующий максимальному значениюаппроксимируемой кривой,Счетчик 13 после обнуления снованабирает число, равное записанномув К адресе ПЗУ 19 и соответствующеедлительности второй половины верхнейступени аппроксимируемой кривой,после чего импульс с выхода цифровогокомпаратора 14 поступает через логические элементы 16 и 21 на вычитающий вход реверсивного счетчика 18блока формирования программного кодового сигнала, а значение кода на еговыходе уменьшается на единицу и т.д.Происхоцит формирование второйполовины полуволны аппроксимирующейкривой, при этом на нулевом выходетриггера 20 управления реверсивнымсчетчиком, являющимся выходом сигнала убывания полуволны блока 1 формирования программного кодового сигнала, Формируется сигнал убывания полуволны,Уменьшение кода на выходе реверсивного счетчика 18 блока Формирования программного кодового сигнала происходит до значения 00 0. Припереходе через О происходит его отрицательное переполнениеИмпульс переполнения с выхода переполненияобратного счета (-Р) перебрасывает в единичное состояние триггер 20 управления реверсивным счетчиком, поступает на выход нулевого сигнала (выход 5) блока Формирования программного кодового сигнала и далее на обнуляющий вход реверсивного счетчика 11 (Фиг,1), а также на счетный вход триггера 22 управления инвертором. При этом триггер 22 управления инвертором опрокидывается и на выходе инверторного блока 2 (фиг.1) в дальнейшем Формируется полуволна отрицательной полярности.9 131921 осле опрокидывания триггера 20 управления реверсивным счетчиком с его единичного выхода через логический элемент И 16 импульс напряжения попадает на суммирующий вход реверсивного, счетчика 18 блока Формирования программного кодового сигнала, возвращает его из режима отрицательного переполнения в нулевое состояние, 10В дальнейшем работа схемы (Фиг.2) аналогична за исключением того, что триггер 22 управления инвертором находится в противоположном состоянии, а в инверторном блоке 2 (Фиг,1) отк рыта другая пара управляемых ключей,Таким образом, в блоке 1 формирования программного кодового сигнала формируется сигнал в виде И-разрядного двоичного кода Х, значение кото рого пропорционально программному мгновенному значению ступенчато-аппроксимированной синусоиды, а также в этом блоке на соответствующих выходах Формируются сигналы: полярнос - 25 ти полуволны выходного напряжения, нарастания или убывания полуволны, нулевой сигнал.Напряжение с выхода инверторного блока 2 через измерительный выпря митель 4 поступает на вход аналогоцифрового блока 5, где преобразует,ся в двоичный Б-разрядный код Ч, величина которого пропорциональна мгновенному значению напряжения. Этот 35 код поступает на первый кодовый вход арифметического устройства 6, на второй кодовый вход которого поступает код Х.40 С выхода модуля разности кодов арифметического устройства 6 код, соответствующий значению (Х-У), где Х,У - текущие значения кодов Х и У,45 поступает на первый кодовый вход схемы 8 сравнения кодов, на второй кодовый вход которой поступает Б-разрядное двоичное число Я с выхода задатчика 7 допустимого расхождения кодов. С выхода приоритета сигнала на первом входе, являющимся также выходом равенства сигналов на первом и втором входах, т,е. в том случае, когда /Х - П 7, О, напряжение с выхода схемы 8 сравнение кодов поступает на первые входы элементов 9 и 10, на вторые входы которых поступают сигналы; на элемент 9 сигнал нарастания 06 10полуволны, на элемент 10 сигнал убывания полуволны,Таким образом, при появлении сигнала /Х-У/3 0 происходит добавлениеединицы в реверсивном счетчике 11,если полуволна выходного напряжениянарастает, и вычитание, если полуволна убывает.Так как число разрядов на выходеблока Формирования программного кодового сигнала И больше числа силовых ячеек блока Формирования мгновенного значения выходного напряжения(М), то с некоторой степенью приближения можно считать, что код Х описывает идеальную, аппроксимируемуюсинусоиду (Фиг.4, кривая 11) а напряжение на выходе инверторного блока 2 и соответствующий ему код Чописывают ступенчатую аппроксимациюэтой синусоиды (Фиг,4, кривая 0 ).Тогда код на выходе модуля разности кодов арифметического устройства 6, равный /Х-У/, показывает насколько отличаются мгновенные значения аппроксимируемой и аппроксимирующей кривых. Как только это отличие превышает предельно допустимоезначение, т.е. становится /Х-У/з 0в реверсивном счетчике 11 добавляется (в первой и третьей четвертяхпериода) или вычитается (во второйи четвертой четвертях периода) единица и выходное напряжение блока 3Формирования мгновенного значениявыходного напряжения возрастает (илиуменьшается) на одну ступень, Соот -ветствующее этому напряжению значение кода 7 отличается от кода менее,чем на величину допустимого рассогласования кодов, т,е. /Х-П ( Ц, ина выходе приоритета сигнала первого входа схемы сравнения кодов 8 сигнал .в виде напряжения отсутствует,Во избежание каких-либо сбоев поокончании каждой полуволны аппроксимируемой, т.е. программной кривой,реверсивный счетчик .11 обнуляется.Формула изобретенияУстройство для управления преобразователем постоянного напряжения в многоступенчатое квазисинусоидальное, содержащее последовательно соединенные блок Формирования мгновенного значения выходного напряженияи инверторный блок с управляющимнхопом, причем блок Формирования мгновенного значения выходного напряжения выполнен в виде И последовательно соединенных по выходу силовых ячеек, каждая из которых состоит из 5 последовательно включенных источника напряжения, управляемого ключа и подключенного параллельно к ним диода, электроды которого образуют выход ячейки, при этом величины напря жений источников пропорциональны весам двоичных разрядов управляющего кода, а инверторный блок выполнен по схеме однофазного мостового инвертора с обратными диодами, один из входов и выход которого являются силовыми, а другой вход - управляющим, измерительный выпрямитель аналого-цифровой блок, блок формирования программного кодового сигнала 20 в виде. двоичного кода, значение которого пропорционально программному мгновенному значению ступенчато-аппроксимированной синусоиды, с выходом программного мгновенного значения ступенчато-аппроксимированной синусоиды и выходом полярности полу-волны выходного напряжения, блок ФорФ мирования программного кодового сигнала включает задающий генератор, счетчик, цифровой компаратор, первый реверсивный счетчик блока Формирования программного кодового сигнала, программируемое запоминающее устройство (ПЗУ) триггер управления инвер тором, триггер управления реверсивным счетчиком, дна логических элемента И, логический элемент И - НЕ, причем выход задающего генератора подключенк счетному входу счетчика, ко довый выход которого подключен к первому кодовому входу цифрового компаратора, выход совпадения кодов которого соединен с обнуляющим входом счетчика и подключен к первым входам первого и второго логических элементов И и И-НЕ, кодовый выход первого реверсивного счетчика соединен с адресным входом ПЗУ, кодовый выход которого соединен с вторым кодовым50 входом цифрового компаратора, выход переполнения прямого счета первого реверсивного счетчика соединен с нулевым входом триггера управления реверсивным счетчиком блока Формирования программного кодового сигнала и с вторым входом логического элемента И-НЕ, выход которого соединен с перным входом логического элемецта 11 ЛИ, выход переполнения обратного счета первого реверсивного счетчика соединен с счетным входом триггера управ - ления инвертором и с единичным входом триггера управления реверсивным счетчиком блока формирования ирограммного кодового сигнала, единичный выход которого соединен с вторым входом первого логического элемента И, а нулевой выход - с вторым входом второго логического элемента И, выход первого логического элемента И соединен с суммирующим входом реверсивного счетчика блока дюрмирования программного кодового сигнала, а выход второго логического элемента И - с вторым входом логического элемента ИЛИ, выход которого соединен с нычитающим входом первого реверсивного счетчика, при этом кодовый выход первого реверсивного счетчика является выходом программного мгновенного значения ступенчато-алпроксимированной синусоиды блока Формирования программного кодового сигнала, выход триггера управления инвертором является выходом полярности полуволны выходного напряжения этого же блока, измерительный выпрямитель входом подключен к выходу инверторного блока, аналого-цифровой блок входом подключен к выходу измерительного выпрямителя, о т л и ч а ю щ е е с я тем, что, с целью пЬвышения точности стабилизации выходного напряжения при сохранении массогабаритных показателей и гармонического состава выходного напряжения, оно снабжено арифметическим устройством, имеющим первый и второй кодовый входы и выход модуля разности кодов, задатчиком допустимого расхождения кодов, схемой сравнения кодов, вторым реверсивным счетчиком и двумя дополнительными элементами И, причем первый кодовый вход арифметического устройства подключен к выходу аналого-цифрового блока, второй кодовый вход подклю - чен к выходу программного мгновенного значения ступенчато-аппроксимированной синусоиды блока формирования программного кодового сигнала,. схемой сравнения кодов, первый кодовый вход которой подключен к выходу модуля разности кодов арифметического131920 0,92 4,63 13 6,48 19 8,34 24 10,22 30 12,1 35 14,0 41 46 15, 91 17,82 1 О 52 19,8 21,7863 12 13 23,78 69 устройства, второй кодовый вход подключен к выходу задатчика допустимого расхождения кодов, первые входы дополнительных элементов И соединены с выходом схемы сравнения кодов, суммирующий вход второго реверсивного счетчика соединен с выходом первого дополнительного элемента И, вычитающий вход соединен с выходом второго дополнительного элемента И, Г 1- 10 разрядный кодовый выход второго реверсивного счетчика поразрядно соединен с М управляющими входами силовых ячеек блока формирования мгновенного значения выходного напряжения, блок формирования программного кодового сигнала дополнительно снабжен выходом сигнала нарастания полуволны, являющимся единичным выходом триггера управления реверсивным счетчиком блока формирования сигнала,подключенного к второму входу первого дополнительного элемента И, выходом сигнала убывания полуволны являющимся нулевым выходом триггера управ 25 6 4ления реверсивным счетчиком блокаформирования сигнала, подключенногок второму входу второго дополнительного элемента И, выходом нулевогосигнала, являющимся выходом переполнения обратного счета от первого реверсивного счетчика, подключенногок входу обнуления второго реверсивного счетчика, при этом число разрядов кода на выходе аналого-цифрового блока и выходе программного мгновенного значения ступенчато-аппроксимированной синусоиды блока формирования программного кодового сигнала равно Ю и превьппает число разрядов выхода реверсивного счетчика М,равное числу силовых ячеек блокаформирования мгновенного значениявыходного напряжения, задатчик допустимого расхождения кодов выполнен вырабатывающим сигнал в виде двоичного числа Я, которое выбирается в пределах