Устройство для обмена данными между оперативной памятью и внешними устройствами

(51)4 С Об Р 13 0 ВЕННЫИ КОМИТЕТ СССР ИЗОБРЕТЕНИЙ И ОТКРЫТИ ГОСУДАРСПО ДЕЛ ОПИСАНИЕ ИЗОБРЕТЕН быть и данных Целью быстро обеспе обмена том, р ти, и зуемог риз ац Устрой блок 3 блок 5 формат четч -лы,6 15 ЮЮ ЬР РСНОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР У 691830, кл. С 06 Р 3/04, 1979.Авторское свидетельство СССР У -1180908, кл. С 06 Р 13/00, 1985, (54) УСРОЙСТВО ДЛЯ ОБМЕНА ДАННЬЗИ МЕЖДУ ОПЕРАТИВНОЙ ПАМЯТЬЮ И ВНЕШНИМИ УСТРОЙСТВАМИ(57) Изобретение относится к вычисли тельной технике, в частности к устройствам обмена данными. Оно может спользовано в качестве буфера в каналах ввода-вывода ЭВМ. изобретения является повышение действия устройства за счет чения возможности выполнения с оперативной памятью формаавным формату оперативной памявозможности увеличения испольо объема блока памяти для буфе- и данных при цепочке данных. ство содержит блок 1 памяти, управления, блок 2 адресации, выбора байта, блок 4 фиксации а обмена, блок 7 счета байтов, к б формата обмена. Ф з.п, 17 1295404 18рым информационными выходами блока блока адресации,. при этом первый и адресации соответственно, выходы пере- второй входы элемента сравнения соеноса первого и второго счетчиков ад- динены с информационными выходами реса и выход элемента сравнения об- первого и второго счетчиков адреса разуют группу информационных выходов 5 соответственно,1295404 Г 5 Составитель С.Пестмал Техред и. Попович Корректор Н.Корол актор Н.Рогулич аказ 619/564/ играфическо приятие, г.ужгород, ул.Проектная, 4 Проиэводственн Тираж 673 ИИПИ Государственного по делам изобретений 3035, Москва, Ж, РПодписн омитета СССР открытий ушская наб.,Первые и двунаправленных шин 20 55 БФФО 4 каждая разрядностью в одинбайт, используется для последовательной записи-чтения байтов данных приобмене с блоком 1 памяти,1 12954Изобретение относится к вычисли-. тельной технике, в частности к устройствам обмена данными и может быть использовано в качестве буфера данных в каналах ввода-вывода ЭВМ, 5Цель изобретения - повышение быстродействия устройства за счет обеспечения возможности выполнения обмена с оперативной памятью Форматом, равным формату оперативной памяти, 10 и возможности увеличения используемого обмена блока памяти для буферизации данных при цепочке данных.На фиг.1 представлена блок-схема устройства для обмена данными; на 15 фиг.2 - блок фиксации формата обмена; на Фиг,З - блок выбора байта; на фиг,4 - блок счета байтов; на Фиг.5 - счетчик формата обмена; на Фиг.б блок управления; на Фиг.7 - блок ад ресации.Устройство для обмена данными (Фиг,1) содержит блок 1 памяти, блок 2 адресации, блок 3 управления, блокФиксации формата обмена (БФФО), блок 5 выбора байта, счетчик 6 формата обмена, блока 7 счета байтов, входы 8-14 устройства, выходы 15-17 устройства, первую двунаправленную шину 18 устройства, и вторых двунаправленных шин 19 устройства; внутреннюю ,цвунаправленную шину 20 устройства, выходы 21-23 блока 2 адресации, выходы 24-28 блока 3 управления, выходы 29 и 30 блока 5 выбора байта. 35БФФО 4 (Фиг,2) предназначен для приема-передачи из/в оперативную память и количества байтов, равное формату обмена двунаправленной магистрали данных оперативной памяти, и он содержит и узлов 31 Формата обмена, Последний содержит элементы И 32 и 33, элемент И-ИЛИ 34, усилите,ли 35 и 36 и регистр 37.Блок 5 выбора байта (фиг.З) предназначен для распределения байтов в БФФО 4, он содержит счетчик 38 адреса байта, дешифратор 39 адреса байта, элемент ИЛИ 40, и и первых 41, и вторых 42 элементов И-ИЛИ, линии 50 43-45 входа 9 блока.Блок 7 счета байтов (Фиг.4) предназначен для определения количества байтов, содержащихся в блоке памяти и в БФФО 4, он содержит первый 46 и второй 47 счетчика байтов, триггер 48 блокировки, второй 49, первый 50 элементы И, элемент НЕ 51, линии 5204 255 входа 10 блока, линии 56-58 выхода 16 блока,Счетчик б формата обмена (фиг,5)предназначен для определения количества байтов, подлежащих передачив каждом информационном слове приобмене с оперативной памятью, он содержит счетчик 59 формата и элементИ 60,Блок 3 управления (фиг.б) предназначен для управления работой устройства он содержит первый 61, второй62, третий 63, четвертый 64, пятый65, шестой 66, седьмой 67 элементыИ-ИЛИ, четвертый 68, третий 69, второй 70 и первый 71 триггеры, генератор 72 синхроимпульсов, четырнадцатый73, пятнадцатый 74, десятый 75, двенадцатый 76, одиннадцатый 77, тринадцатый 78, первый 79, второй 80, третий 81, четвертый 82, девятый 83, пятый 84, шестой 85, седьмой 86, восьмой 87 элементы И, первый 88, второй89 элементы ИЛИ, элемент НЕ 90, линии91-93 входа 23 блока, линии 94 и 95выхода 25 блока, линии 96-101 выхода24 блока,Блок 2 адресации (фиг,7) предназначен для адресации буферной памяти,он содержит первый счетчик 102 адреса, второй счетчик 103 адреса, элемент.104 сравнения.Устройство для обмена данными(фиг 1) может применяться в каналахмашин единой системы.Ширина обмена данными между оперативной памятью (ОП) и устройствамидля обмена данными использующимисяв каналах обычно больше формата обмена устройств для обмена данными свнешними устройствами (ВУ) .Поэтому устройство использует дляобмена данными с ОП БФФО 4, а дляоомена данными с ВУ блок 1 памяти.БФФО 4 содержит и узлов 31, гдеи - количество байтов, равное формату обмена ОП, Каждый узел содержитоднобайтовый регистр 37, выполненныйна основе двунаправленных магистральных трансляторов, которые позволяютхранить и передавать данные в обоихнаправлениях.3Вторые и двунаправленных шин 19 БФФО 4 используются для параллельного считывания и записи п.байтов при обмене с ОП.Блок 1 памяти представляет собой двухвходовую память, в которой чтение и запись могут выполняться одновременно по двум независимым адресам и двунаправленным шинам данных, Двунаправленная шина 18 используется 10 для асинхронного обмена данными с внешним устройством, а вторая двунаправленная шина 20 для быстрого обмена бойтами данных с БФФО 4,Выбор направления передачи данных 15 происходит по коду операции, поступающему через вход 8 устройства на входы БФФО 4, блока 5 выбора байта и на вход блока 3 управления.При выполнении операции ввода шина 20 18 устройства работает в режиме записи байтов данных, поступающих от ВУ в блок памяти, двунаправленная шина 20 блока 1 памяти - в режиме чтения содержимого блока 1 памяти, первые 25 п двунаправленных шин 20 БФФО 4 в режиме последовательной записи байтов, читаемых из БП в БФФО 4, двунаправленные шины 19 БФФО 4 - в режиме параллельного считывания п байтовв оперативную память.При выполнении операции вывода двунаправленные шины 19 работают в режиме параллельной записи п байтов данных, поступающих из ОП, и двунаправленных шин 20 БФФО 4 - в режиме последовательного считывания п байтов, содержащихся в БФФО 4, двунаправленная шина 20 блока 1 памяти - в режиме записи байтов, считываемых иэ 4 БФФО 4, двунаправленная шина 18 - в режиме считывания байтов из блока 1 памяти для передачи их во внешнее устройство.Адреса для двунаправленных шин .45 18 и 20 данных блока 1 памяти вырабатывает блок 2 адресации соответственно на выходах 22 и 21.Таким образом, одновременно по разным шинам и адресам происходит обмен данными между блоком 1 памяти и ВУ и между блоком 1 памяти и блоком 4.Номер байта в БФФО 4, начиная с которого надо заполнять БФФО 4 или считывать байты из БФФО 4 определяется блоком 5 выбора байта,4Количество байтов в БФФО 4, подлежащих обмену с ОП за один цикл, определяется содержимым счетчика 6 формата обмена. Константа обмена формируется во время цикла передачи данныхв ОП и загружается в счетчик форматаобмена через вход 12 устройства. Впервоначальный момент после установкив счетчик формата обмена для операцийвывода константа указывает на количество байтов, которые необходимо передать из БФФО 4 в блок 1 памяти.Для операции ввода константа указывает сколько байтов надо передать изблока 1 памяти в БФФО 4, чтобы затемвыполнить обращение к ОП,Рассмотрим работу устройства в режиме передачи данных из ПУ в ОП (операция ввода).По запросу, поступающему из ВУчерез вход 14 устройства на вход блока 3 управления на прием байта данных, блок 3 управления вырабатываетна выходе 24 сигнал записи байта,поступающий на вход блока 1 памяти,для двунаправленной шины 18 по адресу, поступающему с выхода 22 блока 2адресации на вход блока 1 памятиЗатем блок 3 управления вырабатывает на выходе 25 сигнал модификацииэтого адреса на +1, поступающий навход блока 2 адресации и на выходе 15сигнал модификации на +1 общего количества байтов в устройстве, поступающего на вход блока 7 счета байтови на выход 15 устройства для сбросазапроса от ВУ.Аналогичным образом в блок 1 памяти записываются следующие байты данных, поступающих иэ ВУ,Параллельно с процессом записи вблоке 1 памяти происходит считываниесодержимого в двунаправленную шину20 для последовательной записи в БФФО4 по запросам иэ ОП, поступающим через вход 13 устройсва на вход блока3 управления.Предварительно в блок 5 выборабайта заносятся через вход 9 устройства К младших разрядов адреса данных, определящие целочисленную границу формата обмена с ОП (например, приширине обмена с ОП, равной 4 байтам,К = 2, при ширине обмена в 8 байтовК = 3 и т.д.). В счетчик 6 форматаобмена по сигналу, поступающему черезвход 11 устройства с входа 12 устройства, заносится константа обмена, оп4 бствует единичный сигнал. В этом случае на информационные входы регистров37 поступают данные через элементыИ-ИЛИ 34 с двунаправленных шин 20,Когда на входе 8 БФФО 4 присутствуетнулевой сигнал, выполняется операциявывода и данные поступают в регистр37 через двунаправленные шины 19,Запись в каждый из и регистров 37осуществляется по соответствующим исигналам, поступающим на вход 28 БФФО 4.Читается содержимое регистров 37 по исигналам, разрешения выхода поступающимчерез вход 30 БФФО 4 на входы элементовИ 32 и ЗЗ,При вводе единичный сигнал находится на выходе элемента И 33, разрешая выдачу информации с выходов регистров 37 через усилители 36 во двунаправленные шины 19, а при выводе по единичному сигналу на выходе элемента И 32 информация через усилители 35 проходит в двунаправленные шины 20,При отсутствиисигналов разрешения выходов выходыусилителей 36 и 35 находятся в высокоимпедансном состоянии,Блок 5 выбора байта (фиг.З) работает следующим образом,Для определения номера байта заполнения или освобождения БФФО 4 всчетчик 38 поступают по группе линий43 и заносятся по сигналу на линии 44входа 9 блока К младших разрядов адреса данных.Расшифровка счетчика 38 производится дешифратором 39, и выходов которого поступают на входы соответствующих и элементов И-ИЛИ 41 и 42,количество которых определяется поКформуле и = 2Элементы И-ИЛИ 41 для БФФО 4 вырабатывают последовательно при вводеи параллельно при выводе и сигналовзаписи, составляющих выход 29 блокавыбора байта. Элементы И-ИЛИ 42 дляБФФО 4 вырабатывают последовательнопри выводе и параллельно при вводеи сигналов чтения, составляющих выход30 блока.При выполнении операций ввода (единичное значение сигнала на входе 8блока) на выходы элементов И-ИЛИ 41проходят последовательно и сигналовс выходов дешифратора 39 в ответ накаждый сигнал строба записи, поступающий через вход 26 блока, элементИЛИ 40 на вход разрешения дешифратора 39. При вводе на выход 30 элемен"тов И-ИЛИ 42 проходит строб ОП 45 свхода 9 блока. 5 129540 ределяющая количества байтов, которое передано за одно обращение к ОП.В ответ, на запрос от ОП блок 3 управления последовательно вырабатывает на выходе 24 сигнал чтения бай 5 та из блока памяти в двунаправленную шину 20 по адресу, поступающему с выхода 21 блока 2 адресации на вход . блока 1 памяти, на выходе 25 - сигналмодификации этого адреса на +1, на выходе 26 - строб записи в БФФО, поступающий на вход блока 5 выбора байта для разрешения записи байта с байтовой двунаправленной шины 20 в один из однобайтовых регистров 37 в зави симости от К младших разрядов адреса. Затем на выходе 28 блока 3 управления вырабатывается сигнал модификации счетчика 6 формата обмена на -1 и на +1 счетчика 38 адреса байта блока 5 выбора байта.Байты записываются из блока 1 памяти в БФФО 4 до тех пор, пока не исчерпается счетчик 6 формата обмена, По сигналу равенства нулю, поступаю щему с выхода 17 счетчика 6 формата обмена на вход блока 3 управления, прекращается заполнение БФФО 4 и по этому же сигналу, поступающему на выход устройства срабатывается запрос 30 от ОП, В цикле передачи данных в ОП через вход 10 устройства в блок 7 счета байтов заносится промодифицированное (уменьшенное на константу обмена) значение общего количества байтов. В блок 5 выбора байта и в счетчик 6 формата обмена заносятся соответственно промодифицированный адрес (К младших разрядов) и новая константа для загрузки требуемого ко- д 0 личесгва байтов в БФФО 4 перед выполнением передачи в ОП.Выполнение операций вывода - режим передачи данных из ОП в ВУ отличается модификацией блока 7 счета байтов. При приеме информации из ОП БФФО 4 в блок 7 счета байтов заносится промодифицированное, т.е. увеличенное на константу обмена, значение общего количества байтов в устройстве, а при передаче байтов в ВУ на выходе 27 блока 3 управления вырабатывается сигнал модификации на -1 общего количества байтов в устройстве. 55БФФО 4 (фиг.2) работает следующим образом.При выполнении операций ввода на входе 8 блока формата обмена присут 7 1295При выполнении операции вывода нулевое значение сигнала на входе 8 блока и последовательных сигналов с выходов дешифратора 39 проходит на выходы элементов И-ИЛИ 42 для после 5 довательного чтения, а строб ОП линии 45 проходит на выходы элемента И-ИЛИ 41 для параллельной записи информации в БФФО 4.Блок 7 счета байтов (фиг.4) работа 10 ет следующим образом.ЪПри выполнении операций ввода на вход прямого счета первого 46 и второго 47 счетчиков байтов с выхода 15 блока 3 управления поступают сигналы 15 модификации на +1 содержимого счетчиков при приеме каждого байта от ВУ. Выходы первого 46 и второго 47 счетчиков байтов выдаются соответственно по линиям 58 и 57 на выход 16 устройства для возможности микропрограммного анализа в модификации первого 46 счетчика байтов. Таким образом, при каждом обращении к ОП в первый 46 счетчик байтов заносится промодифицированное значение счетчика на количество байтов, обмениваемых между ОП и устройстом для обмена данными,Промодифицированное значение поступает по линии 52, а сигнал занесения - по линии 53 с входа 10 блока. Затем по сигналу, поступающему с входа 11 блока на элемент. 50 И при сброшенном триггере 48 блокировки, содержимое первого счетчика 46 байтов 35 переписывается во второй счетчик 47 байтов. Таким образом, при вводе оба счетчика работают параллельно.Второй счетчик 47 байтов используется при цепочке данных и выполнении 40 операций вывода. При отсутствии флажка цепочки данных оба счетчика работают параллельно как и при вводе, только модифицируются на -1 при передаче каждого байта в ВУ по сигналам, 45 поступающим через вход 27 блока на входы обратного счета первого 46 и второго 47 счетчиков байтов.При наличии флажка цепочки данных в устройстве могут находиться байты 50 данных текущего и предыдущего управляющих слов канала.Первый счетчик 46 байтов подсчитывает общее количество байтов, содержащихся в устройстве, а второй 55 счетчик 47 байтов показывает то количество байтов предыдущего управляющего слова каналов, которые находят 404 8ся в блоке 1 памяти и еще не переданные в ВУ.На вход 10 блока по линии 54 передается флажок цепочки данных, по линии 55 - сигнал, приходящий при очередном обращении к ОП и говорящий о том, что начался прием данных из ОП по следующему управляющему слову. При этом на выходе элемента И 49 вырабатывается единичный сигнал, устанавливающий триггер 48 блокировки в единичное состояние. Сигнал с инверсного выхода триггера 48 блокировки поступает на вход элемента И 50, запрещая заносить содержимое первого счетчика 46 байтов во второй счетчик 47 байтов. Триггер 48 блокировки сбросится как только все байты по предыдущему управляющему слову канала переданы в ВУ и выработается сигнал равенства нулю содержимого второго счетчика 47 байтов с выхода элемента И 51, поступающий на вход сброса триггера 48 блокировки и по линии 56 на выход 16 устройства.Счетчик 6 формата обмена (фиг,5) работает следующим образом.Каждый раз при обращении к ОП нае второй вход счетчика 59 поступает константа обмена с входа 12 устройства, а на первый вход счетчика 59 - сигнал занесения с входа 11 устройства. Константа обмена означает количество байтов, которое надо записать при вводе или прочитать при выводе из БФФО 4 при следующем обращении к ОП.Между обращениями к ОП при записи или чтении байтов, передаваемых между БФФО 4 и блоком 1 памяти содержимое счетчика 59 модифицируется на -1 по сигналу, поступающему на вход 28 счетчика с выхода блока 3 управления. Сигнал равенства нулю счетчика 59 с выхода элемента И 60 говорит о том, что блок 4 готов к очередному обращению к ОП. Таким образом, при выполнении операций ввода с цепочкой данных константа обмена в счетчике формата обмена позволяет отделить байты текущего и предыдущего управляющих слов канала. Это позволяет принимать в пределах блока 1 памяти данные, поступающие с ВУ, не ожидая смены управляющих слов канала.При выполнении операций вывода с цепочкой данных, не дожидаясь передачи всех данных из блока 1 памяти по9 1295404 10предыдущему управляющему слову в ВУ, БФФО 4,на выходе 28 - . сигнал модификаканал сразу после передачи всех дан- ции на -1 счетчика 6 формата обменаных по предыдущему управляющему слову и на +1 счетчика 38 адреса байтаиз ОП в устройство для обмена данны- блока 5 выбора байта.ми может переходить к выборке следую 5При выполнении операций вывода нащего управляющего слова и под его уп- входе 8 блока находится нулевой уроравлением продолжать накопление дан- вень сигнала. По запросам от ОП устаных в блоке 1 памяти. навливаются в единичное состояниеТакие возможности при выполнении триггер 68 и на выходах блока вырабаопераций ввода-вывода с цепочкой дан О тываются следующие сигналы: на,выхоных позволяют значительно увеличить де 24 - сигнал 97 записи для двунапбыстродействие канала в этом режиме. равленной шины 20 блока 1 памяти иБлок 3 управления (фиг.6) вырабаты- сигнал 101 разрешения выдачи инфорвает управляющие сигналы по запросам мации в двунаправленную шину 18 блокаот ВУ и ОП, поступающим на первый 61 15 1 памяти; на выходе 25 - сигнал 95и второй 62 элементы И-ИЛИ соответ- модификации второго счетчика 103 адственно с входов 14 .и 13 блока, При реса; на выходе 28 - сигнал модификавыполнении операций ввода ВУ выдает ции на -1 счетчика 6 формата обменазапрос на передачу каждого байта, По и на +1 счетчика 38 адреса формата этому запросу устанавливается в еди блока 5 выборки байта.ничное состояние триггер 68, Он раз-По запросам от ВУ устанавливается решает прохождение импульса с выхода в единичное состояние триггер 69 игенератора 72 синхроимпульсов через на выходах блока вырабатываются десятый 75, двенадцатый 76 элементы следующие сигналы: на выходе 24 - И и через первый 79 и третий 81 эле сигнал 99 чтения для двунаправленной менты И, так как на других входах шины 18 блока 1 памяти; на выходе этих элементов находится единичный 25 - сигнал 94 модификации первого уровень сигнала, поступающий на вход счетчика 102 адреса.8 блока при выполнении операций ввода. Установка триггеров записи 68 иНа выходе блока управления выраба чтения 69 в единичное состояние разтываются следующие сигналы: на выходе решается сигналами с выходов соответ - сигнал 96 записи для двунаправ- ственно шестого 66 и седьмого 67 элеленной шины 18 блока 1 памяти и сиг- ментов И-ИЛИ в зависимости от состоянал 100 разрешения выдачи информации ния триггера 70 переполнения и тригв двунаправленную шину 20; на выходе 35 гера 71 равенства адресов при обра - сигнал 94 модификации первого щении к блоку 1 памяти для предотсчетчика 102 адреса; на выходе 15 - вращения записи в занятые ячейки пасигнал модификации на +1 содержимого мяти или чтения из пустых ячеек папервого 46 и второго 47 счетчиков бай- мяти.тов., посупающий на выход для сброса 40 Триггер 71 устанавливается в еди" запроса ВУ. ничное состояние по импульсу, постуПо запросам от ОП при условии нера- пающему на синхровход триггера 71 с венства нулю счетчика 6 формата обме- первого выхода генератора 72 синхрона (нулевой уровень сигнала на входе импульсов, если на вход поступает 17 блока), т.е. известна константа 45 сигнал 93 равенства первого 102 и заполнения БФФО 4, устанавливается второго 103 счетчиков адреса через в единичное состояние триггер 69, вход 23 блока из блока 2 адресации. разрешая прохождение импульсов с вы- Установка триггеров записи 68 и хода генератора 72 синхроимпульсов чтения 69 разрешается всегда, если через пятый элемент И-ИЛИ 66, одиннадтриггер 1 равенства адресов находитцатый 77, тринадцатый 78, девятый 83, ся в нулевом состоянии, пятый 84, седьмой 86 элементы И, В случае равенства адресов обращеНа выходах блока управления выраба- ния к блоку 1 памяти (триггер 71 ратываются следующие сигналы: на выхо- венства адресов находится в единичде 24 - сигнал 98 чтения данных для 5 ном состоянии) анализируется триггер двунаправленной шины 20 блока 1 памя переполнения. ти; на выходе 25 - сигнал . 95 модифика- Единичное состояние триггера 70 ции второго счетчика 103 адреса; на означает, что ячейки заняты и поэтому выходе 26 - сигнал записи байта в разрешается установка триггера 6904 12ч а ю щ е е с я тем, что, с цельюповышения быстродействия, в него введены блок адресации, блок выбора байта, блок фиксации формата обмена,блок счета байтов, счетчик форматаобмена, причем первая группа информационных входов-выходов блока фиксацииформата обмена является второй группой информационных входов-выходовустройства для подключения к группеинформационных входов-выходов оперативной памяти, вход направления обмена блока фиксации формата обмена соединен с разрешающим входом блока выбора байта, с первым входом логического условия блока управления и является входом направления передачи устройства для подключения к выходу направления передачи оперативной памяти,группа информационных входов блокавыбора байта является группой адресныхвходов устройства для подключения кпервой группе информационных выходовоперативной памяти, группа информационных входов и группа информационныхвыходов блока счета байтов являютсягруппой информационных входов и группой информационных выходов устройствадля подключения к второй группе информационных выходов и к группе информационных входов оперативной памятисоответственно, вход записи блокасчета байтов соединен с входом записисчетчика формата обмена и являетсявходом записи устройства для подключения к выходу записи оперативной памяти, информационный вход счетчикаформата обмена является информационым входом устройства для подключенияк информационному выходу оперативнойпамяти, второй вход запроса блокауправления является вторым входомзапроса устройства для подключения квыходу запроса оперативной памяти,выход счетчика формата обмена соединен с вторым входом логического условия блока управления и является выходом запроса устройства для подключения к входу запроса оперативнойпамяти, первый выход блока управлениясоединен с первым синхровходом блокасчета байтов и является выходом сброса запроса устройства для подключенияк входу сброса запроса оперативнойпамяти, при этом второй выход блокауправления соединен с синхровходомсчетчика формата обмена и с синхровходом блока выбора байта, перваягруппа информационных выходов котоформула изобретения 1. Устройство для обмена данными между оперативной памятью и внешними 45 устройствами, содержащее блок памяти, блок управления, причем первая группа информационных входов-выходов блока памяти образует первую группу информационных входов-выходов устрой ства для подключения к группе информационных входов-выходов внешних устройств, первый вход запроса блока управления является первым входом запроса устройства для подключения к.вы ходу запроса внешних устройств, при этом первая группа выходов блока управления соединена с гРуппой входов записи-чтения блока памяти, о т л и -11 12954чтения, а установка б 8 триггера записи запрещается. При нулевом состоянии триггера 70, наоборот, разрешается установка триггера 68 записи.Триггер 70 переполнения устанав 5ливается в единичное состояние посигналу переноса первого счетчика102 адреса - линия 91 входа 23 блока,а сбрасывается по сигналу переносавторого счетчика 103 адреса - линия 1092 входа 23 блока при выполнении операций ввода,При выполнении операций вывода,наоборот, триггер 70 переполненияустаналивается в единичное состояние 15по сигналу переноса второго счетчика103 адреса, а сбрасывается по сигналу переноса первого счетчика 102 адреса.Блок 2 адресации (фиг.7) работает 20следующим образом. В начальный моментвремени содержимое первого 102 и второго 103 счетчиков адреса равно нулю.Разрядность счетчиков такова, чтопри достижении переполнения они25вновь адресуют нулевую ячейку блока 1памяти.Для модификации счетчиков на счетные входы первого 102 и второго 103счетчиков адреса поступают соответственно сигналы 94 и 95 через вход25 блока из блока 3 управления прикаждом обращении к блоку 1 памяти.Выходы счетчиков 102 и 103 заведенына элемент 104 сравнения, сигнал 93 у 5с выхода которого вместе с сигналами91 и 92 переносов соответственно первого и второго 103 счетчиков адресачерез выход 23 блока поступают в блок12954 13рого соединена с группой входов чтения блока фиксации формата обмена, группа входов записи которого соединена с второй группой информационных выходов блока выбора байта, вход записи которого соединен с третьим выходом блока управления, вторая группа выходов которого соединена с группойвходов модификации адреса блока адре 10 сации, группа информационных выходов которого соединена с группой входовлогических условий блока управления,четвертый выход которого соединен свторым синхровходом блока счета байтов, первый и второй информационныевыходы блока адресации соединены спервым и вторым адресными входами блока памяти соответственно, при этом элементов И-ИПИ, пятнадцать элементов И, два элемента ИЛИ, элемент НЕ,причем первый вход первого элементаИ-ИЛИ соединен с первым входом второго элемента И-ИЛИ и является первымвходом запроса блока управления, второй вход первого элемента И-ИЛИ соединен с вторым входом второго элемента И-ИЛИ и является вторым входомзапроса блока управления, третий ичетвертый входы первого элемента И-ИЛИсоединены с третьим и четвертым входами второго элемента И-ИЛИ, с первы 30 ми и вторыми входами третьего четвертого и пятого элементов И-ИЛИ, с первыми входами первого, второго третьего, четвертого, пятого, шестого,седьмого, восьмого элементов И, свходом элемента НЕ и являются первымвходом логического условия блока управления, пятый вход первого элемента И-ИЛИ соединен с пятым входом второго элемента И-ИЛИ и является вторым входом логического условия блока управления, третий, четвертый входытретьего элемента И-ИЛИ и информационный вход первого триггера образуют группу входов логических условий блока управления, выходы первого, второго, пятого, шестого элементов И, вход и выход элемента НЕ образуют первую группу выходов блока управления, выходы первого и второго элементов ИЛИ образуют вторую группу выходов блока управления, выход третьего элемента И соединен с первым входом первого элемента ИЛИ и является первым выходом блока управления, выход девятого элемента И является вторым блок управления содержит четыре триггера, генератор синхроимпульсов.семь 20 04 14выходом блока управления, выход седьмого элемента И соединен с первым входом второго элемента ИЛИ и является третьим выходом блока управления, выход восьмого элемента И соединен с вторым входом первого элемента ИЛИ и является четвертым выходом блока управления, при этом в блоке управления первый вход девятого элемента И соединен с первым выходом генератора синхроимпульсов, второй выход которого соединен с первыми входами десятого и одиннадцатого элементов И, выходы которых соединены с вторыми входами первого, второго и пятого, шестого элементов И соответственно, третий выход генератора синхроимпульсов соединен с первыми входами двенадцатого и тринадцатого элементов И, выходы которых соединены с вторыми входами третьего, четвертого, седьмого, восьмого элементов И соответственно, выход четвертого элемента И соединен с вторым входом второго элемента ИЛИ, выход первого элемента И-ИЛИ соединен с первым входом четырнадцатого элемента И, второй вход которого соединен с выходом шестого элемента И-ИЛИ, первый вход которого соединен с первым входом седьмого элемента И-ИЛИ и с единичным выходом второго триггера, единичный вход которого соединен с выходом третьего элемента И-ИЛИ, .третий и четвертый входы которого соединены с третьим и четвертым входами четвертого элемента И-ИЛИ соответственно, выход которого соединен с нулевым входом второго триггера, нулевой выход которого соединен с нулевым выходом первого триггера, с вторым входом седьмого элемента И-ИЛИ, с вторым входом шестого элемента И-ИЛИ, третий вход которого соединен с третьим входом седьмого элемента И-ИЛИ и с единичным выходом первого триггера, синхровход которо.го соединен с синхровходом третьего триггера, с первым выходом генератора синхроимпульсов, с синхровходом четвертого триггера, выход которого соединен с вторыми входами десятого, двенадцатого элемента И, с третьим входом пятого элемента И-ИЛИ, четвертый вход элемента И-ИЛИ соединен с вторыми входами одиннадцатого, тринадцатого элементов И, с выходом третьего триггера, информационный вход которого соединен с выходом пятнадцатого элемента И, 15 12954первый и второй входы которого соединены с выходами второго и седьмогоэлемента И-ИЛИ соответственно, выходпятого элемента И-ИЛИ соединен с вторым входом девятого элемента И, выход четырнадцатого элемента И соединен синформационным входом четвертого триггера, вторая группа информационныхвходов-выходов блока фиксации форматасоединена с второй группой информаци- Юонных входов-выходов блока памяти2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок фиксацииформата обмена содержит группу узловформата обмена, при этом каждый узелформата обмена содержит два усилителя,регистр, элемент И-ИЛИ, два элементаИ, причем информационный выход первого усилителя и первый вход элементаИ-ИЛИ каждого узла формата обмена образуют первую группу информационныхвходов-выходов блока фиксации форматаобмена, информационный выход второгоусилителя и второй вход элементаИ-ИЛИ каждого узла формата обмена25образуют вторую группу информационных входов-выходов блока фиксацииформата обмена, первые входы первогои второго элементов И каждого узлаформата обмена образуют группу входовчтения блока фиксации формата обмена,синхровходы регистров каждого узла фор,мата обмена образуют группу входов записи блока фиксации формата обмена, вторыевходы первого, второго элементов И, 35третьи, четвертые входы элементаИ-ИЛИ каждого узла формата обменаявляются входом направления обменаблока фиксации формата обмена, приэтом в каждом узле формата обмена вы Оходы первого и второго элементов Исоединены с управляющими входами первого и второго усилителей соответственно, информационные входы которыхсоединены с выходами регистра, информационный вход которого соединен свыходами элемента И-ИЛИ,3. Устройство по п,1, о т л и ч аю щ е е с я тем, что блок выборабайта содержит счетчик адреса байта, 50дешифратор адреса байта, элемент ИЛИ,две группы элементов И-ИЛИ, причем,информационный вход, вход записисчетчика адреса байта, первые входыэлементов И-ИЛИ первой и второй групп 55образуют группу информационных входовблока выбора байта, синхровход счетчика адреса байта и первый вход элемента ИЛИ являются синхровходом и вхо 04 16дом записи блока выбора байта соответственно, второй вход элемента ИЛИ соединен с вторыми и третьими входами элементов И-ИЛИ первой и второй групп и является разрешающим входом блока выбора байта, выходы элементов ИЛИ первой и второй групп образуют первую и вторую группы информационных выходов блока выбора байта соответственно, при этом в блоке выбора байта информационный выход счетчика адреса байта и выход элемента ИЛИ соединены с информационным входом и управляющим входом дешифратора адреса байта, группа разрядных выходов которого соединена с четвертыми входами соответствующих элементов И-ИЛИ первой и второй групп.4. Устройство по п,1, о т л и ч аю щ е е с я тем, что блок счета байтов содержит два счетчика байтов, триггер блокировки, два элемента И, элемент НЕ, причем первые и вторые синхровходы первого и второго счетчиков байтов являются первым и вторым синхровходами блока счета байтов, первый вход первого элемента И является входом записи блока счета байтов, информационный вход и вход записи первого счетчика байтов, первый и. второй входы второго элемента И образуют группу информационных входов блока счета байтов, выходы первого, второго счетчиков байтов и выход элемента НЕ образуют группу информационных выходов блока счета байтов, причем в блоке счета байтов. выход первого счетчика байтов соединен с информационным входом второго счетчика байтов, выход которого соединен с входом элемента НЕ, выход которого соединен с нулевым входом триггера блокировки, нулевой выход которого соединен с вторым входом первого элемента И, выход которого соединен свходом записи второго счетчика байтов, выход второго элемента И соединен с единичным входом триггера блокировки. 5. Устройство по п,1, о т л и - ч а ю щ е е с я тем, что блок адре" сации содержит два счетчика и элемент сравнения, причем синхровходы первого и второго счетчиков адреса образуют группу входов модификации адреса блока адресации, информационные выходы первого и второго счетчиков адреса являются первым и вто