Устройство аналого-цифрового преобразования

(9 20 (б 17 (В 21 Х 1 Х 2 ХЗ ХС Х 5 Хб Х 7 Х 8 ХО Х(0 Х(1 РГ А 1 41 Аг А 3 АС 24 20 г гв 29 30 31 32 33 34 35 3 б 3 36 33 3 С 35 37 УВ 48Р 2 3 5 б 7 8 (у 12 (3 (5 1 б (7 (8 (9 г 0 г( 22 гб г гв зо В 1 Рг РЯ РС Р 5 Рб д 7 Р 8 Р 9 Р(0 Р(1 Р(2 ИЗ Р(4 Р 15 Р(б Р(7 О/8 Р/9 Л 20 Рг( Р 22 Р 23 Р 2 С Р 25 Ргб 027 Р 20 29 30 РЗ/ Р 32 Р 33 Р 3 С Р 35 Р 3 б Р 37 Р 38 С 2 3 5 б8 У 10 11 (2 О (С 15 (б 1 18 19 20 г( 22 23 33 33 33, - 33 в333 211288914 Составитель В. ПершиковТехред Л.Сердюкова едактор А. Козори ректор Г. Решетн 922ого комитета СССРний и открытийРаушская наб., д, 4/ Заказ 7823 Тираж рствен зобрет Ж,дписно НИИПИ Г ела 3035Москв Проектная,Производственно-полиграфическое предприяти1 128891Изобретение относится к цифровой измерительной и вычислительной технике и может быть использовано для преобразования аналоговых величин в цифровые. 5Цель изобретения - повышение быстродействия устройства аналого-цифрового преобразования.На фиг. 1 приведена Функциональная схема устройства аналого-цифро вого преобразования; на Фиг. 2 функциональная схема блока Формирования адреса; на Фиг. 3 - Функциональная схема адресного блока; на фиг. 4 - Функциональная схема блока 15 управления; на Фиг. 5-7 - граф-схема алгоритма работы устройства. счисления, причем 1 кс 2 иФ. = М 06К ИИК, например, относятся коды Фибоначчи и "золотой" пропорции, Устройство Функционирует в двух режимах поверки и непосредственно аналого-цифрового преобразования с коррекцией. Увеличение быстродействия устройства во втором режиме достигается за счет групповой обработки разрядов при коррекции выходного кода, т.е. при преобразовании. рабочий код - двоичный код. Для этого в режиме поверки определяются как коды реальных значений весов разрядов ЦАП 9, так и коды, соответствующие некоторым суммам В кодов реальных значений весов разрядов. При этом разряды ЦАП 9 делятся на группу старших (поверяемых) и на группу младших (неповеряемых) разрядов. Такой подход справедлив при формировании весов разрядов с одинаковой относительной погрешностью 3 . В этом случае абсолютйые отклонения ЬЦ, от требуемых значений Р, з для старших разрядов будут большими, .а для малых - малыми. Коды реальных значений весов младших разрядов К , полученные после изготовления устройства, записываются в блок 5 и используются при функционировании устройства. Устройство аналого-циФрового преобразования (Фиг, 1) содержит аналоговый вход 1, выходные шины 2, блок3 управления, блок 4 оперативной памяти,. блок 5 постоянной памяти, цифровой коммутатор 6, арифметико-логическое устройство 7, регистр 8, основной 9 и дополнительный 10 цифроаналоговые преобразователи (ЦАП),регистр 11 сдвига, регистр 12 последовательного приближения, блок 13сравнения, аналоговый коммутатор 14, 30блок 15 Формирования адреса, приэтом блок 3 управления содержит выходы 16-25 соответственно с первогопо десятый, первый 26 и второй 27входы, которые являются соответственно входом разрешения работы ивходом контроль - преобразование устРойства, третий вход, который является шиной "Запуск", четвертый вход28, который является входом режима 40преобразования (однократного илимногократного), первую группу выходов 29, входы 30-32 соответственнос пятого по седьмой, втоРую гРуппувыходов 33, восьмой 34 и девятый 35 45входы, а блок 15 формирования адресасодержит адресные выходы 36 и вторыеинформационные входы 37.Блок 15 формирования адреса (фиг.2)содержит адресный блок 38, первый 50счетчик 39 адреса, второй счетчик 40адреса, цифровой коммутатор 41, информационные выходы 42 адресного блока 38 (Фиг, 3) который, в свою оче-.редь, содержит ш мультиплексоров 5543, - 43 , первый 44 и второй 45счетчики,Блок 3 управления содержит регистр 46, блок 47 постоянной памяти,4 2генератор 48 тактовых импульсов, регистр 49 сдвига, счетчик 50 и мультиплексор 51.ЦАП 9 предлагаемого устройства должен быть выполнен на основе избыточных измерительных кодов (ИИК). Любое число в ИИК можно представить в виде: 1 Ч = ,. а;О 1=0 где а;69,11 - разрядный коэффициент; к - основание системыОпределение кодов К реальных значений весов разрядов производится только для группы из р старших разрядов. Значение р определяется иэ условияЙ трЯ . р+ 1 Я тр г эгде и - количество разрядов ЦАП; ЬЙ.р - отклонения от требуемогозначения (и-р+1)-го разряда; Ят ,; значения первого и второгомладших разрядов соответственно.5 10 15 20 30 35 40 50 55 3 12Определение кодов Кр для старших разрядов производится при формировании ЦАП 10 ступенчато нарастающей аналоговой величины, каждая ступень которой соответствует весу поверяемого разряда.ФКаждый аналоговый сигнал Аз дваж" ды уравновешивается по методу поразрядного кодирования компенсирующим сигналом А ЦАП 9 - один раз с запретом включения поверяемого разряда, другой раз - без запрета. По результатам двух кодирований определяется код реального веса поверяемого разряда.Работа устройства на первом этапе режима поверки осуществляется следующим образом.По сигналам блока 3 управления происходит обнуление регистра 8, содержимого блока 4, запись исходного кода в,регистр 11, устанавливается в начальное состояние регистр 12 через аналоговый коммутатор 14, подключается к первому входу блока 13 сравнения выход ЦАП 10, на котором присутствует аналоговый сигнал А р+, Значение дополнительного аналоговогочсигнала должно быть таким, чтобы при поразрядном .уравновешивании его компенсирующим сигналом ЦАП 9 А произошло включение поверяемого (и-р+1)- го разряда, т.е. Адолжны превышать реальный вес йоверяемого разряда на величину 7-207., Далее при помощи ЦАП 9 блоков 3 и 13 и регистра 12 производится аналого-цифровое преобразование сигнала А р+, . Резуль 1 тат первого преобразовайия Ккоторое осуществляется с запретом включения (и-р+1)-го разряда по сигналу из блока 3 управления, формируется в регистре 12. Двоичный код К р первого преобразования формируется в регистре 8 при помощи блоков 3-5, счетчика 39, коммутаторов 6 и 41 арифметико-логического устройства 7 и регистра 8 по формуле где а 16 0,1 - разрядный коэффициентпервого кодированияи-р 1Результат второго кодирования 3Кр+, также Формируется в регистре1112. Двоичный код К:второго преобразования Формируется в регистре 8 по формуле 88914 4 Ц йИго-р 2 п, - аКю (1)1=1где а е .,1 - разрядный коэффициентвторого кодированияи-рТак как в выражении (1) коды Кр равны нулю при 1 п-р+1 (содержимоеЦ блока 4 - нулевое), то код Е, равен коду реального веса (и-р+1)-го разряда, т.е. К=Е, , По сигналу блока 3 управления этот код переписывается в блок Й оперативной памяти по адресу, который указывается с помощью счетчика 39 и коммутатора 11. Далее производится сдвиг в регистре 11, в результате чего на выходе ЦАП 10 появится новый дополнительный аналоговый сигнал А.р, Получение реального веса (и-р+2)-го разряда происходит аналогично указанному, Первый этап поверки закан-. чивается после определения кодов реальных весов всех старших разрядов.На втором этапе поверки для каждой из К групп (К=п/ш) по ш разрядов анализируются 2 возможные комбинации и для каждой комбинации в блок 4, оперативной памяти записываются коды, определяемые как сумма кодов реальных весов единичных разрядов этойгруппы. По сигналу блока 3 управления происходит обнуление счетчика 50и с помощью синхроимпульсов сложенияанализируются 2 возможные комбинации. Каждая комбинация записываетсяв регистр 48 и анализ значений ееразрядов происходит следующим образом. Блок 3 управления анализируетстарший ш - й разряд регистра 49 и вслучае, если он равен "1", то с помощью блоков 3 и 4 счетчика 39, коммутаторов 7 и 41, арифметико-логического устройства 7, код реального значения веса этого разряда записывается в регистре 8. Далее производится сдвиг влево содержимого регистра 49 и аналогично анализируетсязначение (ш)-го разряда. Процессповторяется для всех ш разрядов, Врезультате в регистре 8 формируетсякод, соответствующий сумме кодов весов единичных разрядов для даннойкомбинации. По адресу, указанномусчетчиком 40, код этой суммы записывается в блок 4 оперативной памяти,Далее на счетчик 50 поступает синхроимпульс сложения из блока 3 управления и анализ полученной комбинации происходит аналогично, Процесс по 5 12889 верки заканчивается после определеня для всех комбинаций кодов, соответствующих суммам кодов весов единичных разрядов.Режим непосредственного преобра 5 зования входной аналоговой величины Ав в код осуществляется по методу впоразрядного кодирования. Работа устройства в этом режиме осуществляется следующим образом. По сигналам 10 блока 3, происходит обнуление регистра 8, устанавливается в начальное состояние регистр 12, происходит обнуление счетчиков 44 и 45, аналоговый коммутатор 14 подключает к пер вому входу блока 13 сравнения вход устройства, на котором присутствует аналоговый сигнал А. При помощи блоков .3 и 13 ЦАП 9 и регистра 12 производится аналого-цифровое преоб разование А . Когда в регистре 12 сформируются старшие ш разрядов кода, то с выхода переполнения ш-разрядного счетчика 44 поступит сигнал на вход счетчика 45 и на выходах . 25 ульти ексоров 431, 432, 43 м установятся старшие и разрядов кода из регистра 12, коммутатор 41 подключит к адресным входам блока 4выходов мультиплексоров 43 1, 432 30 43 и 1 выходов счетчика 4, По указанном адресу из блока 4 счйтывается двоичный код, соответствующий сумме кодов весов единичных разрядов для анализируемой первой группы ш разрядов регистра 12, С помощью блока 3, арифметико-логического устройства 7, коммутатора 6 и регистра 8 этот код сформируется в регистре 8.Когда в регистре 12 сформируется 40 вторая группа ш разрядов, процесс повторится аналогично указанному. В результате анализа всех К групп разрядов регистра 12 скорректированный результат преобразования сформи руется в регистр Я. По окончании процесса преобразования код К(А) поступает на выход 2 устройства.Функционирование устройства в режиме непосредственного преобразова ния периодически прерывается режимомОповерки, Частота перехода из режима в режим определяется скоростью изменения реальных значений весов разрядов ЦАП 9 и зависит от стабильности параметров аналоговых узлов и от скорости изменения внешних условий,Блок 3 управления может быть синтезирован различными методами. На 14 6пример, он может бить выполнен на основе автомата с памятью или попринципу программного управления,Один из возможных вариантов реализации блока управления приведен на фиг. 4. Для формирования управляющих сигналов приведена последовательностная схема с использованием блока постоянной памяти.Необходимые для управления Функционированием устройства управляющие и условные сигналы приведены в таблице.Алгоритм Функционирования устройства в соответствии с описанием работы для п=б, ш=3 показан на Фиг.5-7. При данной разрядности управляемый адресный сигнал состоит из пяти сиг,4 э У 2налов 19119У .119 . Коды требуемых значений весов трех младших разрядов будут записаны в блок 5, причем код требуемого значения веса младшего (первого) разряда записан по адресу 00000Коды реальных значений весов трех старших разрядов будут записаны в блок 4, причем код реального значе-. ния веса старшего (шестого) разряда записан по адресу 00010 (У =О; соответствующий сумме кодов весов включенных разрядов для первой группы из трех старших разрядов будет записан в блок 4 по адресу У =0 У219 1 19принимают соот в е т ст вующие значения трех старших разрядов регистра 1 2 . Код , с оотв е тст вующий сумме кодов весов включенных разрядов для второй группы иэ трех младших разрядов , будет записан в блок 4 и о адр е су У = 1 У = 0 аГ 9 5 2 1919 У 19 , У 19, У,9 принимают соответствующие значения трех младших разрядов регистра 12.Алгоритм состоит из следующего;В(1-) - начальная установка и обнуление блока 4;В( 8-16) - первое кодирование А 4 с запретом;В( 17-28) - второе кодирование А 4 без запрета;В( 29-30) - запись К Р в блокВ(31-80) - кодирование А и Аб и запись К р и К 6 в блок 4;В(81-91) - запись в блок 4 кодов, соответствующих суммам кодов весов включенных разрядов для первой группы разрядов;7 1288914В(92-101) - запись в блок 4 кодов, соответствующих суммам кодов весов включенных разрядов для второй группы разрядов;В(102-117) - непосредственное аналого-цифровое преобразование. онными входами блока оперативной памяти и вторыми информационными входами арифметико-логического устройства, адресные входы блока оперативнойпамяти объединены с соответствующимиадресными входами блока постояннойпамяти, первый и второй входы блокауправления являются соответственновходом разрешения работы и входомконтроль - преобразование устройства,третий вход блока управления является шиной "Запуск", о т л и ч а ющ е е с я тем, что, с целью повьшения быстродействия, введен блок Формирования адреса, адресные выходыкоторого подключены к соответствующим адресным входам блока постояннойпамяти, первые информационные входыподключены к соответствующим выходампервой группы блока управления, вторые информационные входы подключенык соответствующим информационным выходам регистра последовательногоприближения, тактовый вход подключенк третьему выходу блока управления,четвертый вход которого является входом режима преобразования устройства,пятый, шестой и седьмой входы блокауправления подключены соответственнок первому выходу переполнения, выходу заема и второму выходу переполнения блока формирования адреса, входырежима работы которого подключены ксоответствующим выходам второй группы блока управления, восьмой входкоторого подключен к выходу окончания преобразования регистров последовательного приближения, девятый вход подключен к выходу блока сравнения,40 ч а ю щ е е с я тем, что блок Формирования адреса выполнен на первом счетчике адреса, втором счетчике адреса, адресном блоке, цифровом коммутаторе, выходы которого являютсяадресными выходами блока Формирования адреса, первые информационныевходы подключены к соответствующиминформационным выходам адресного блока, вторые информационные входы подключены к соответствующим информационным выходам первого счетчика адреса, третьи информационные входыподключены к соответствующим выходамвторого счетчика адреса, информационные входы которого объединены ссоответствующими информационнымивходами первого счетчика адреса и.45 50 55 Формула изобретения 1. Устройство аналого-циФрового преобразования, содержащее основной и дополнительный цифроаналоговые преобразователи, аналоговый коммута - тор, первый информационный вход которого является аналоговым входом устройства, второй информационный вход соединен с выходом дополнительного цифроаналогового преобразователя, управляющий вход соединен с первым выходом блока управления, выход аналогового коммутатора соединен с первым входом блока сравнения, второй вход которого соединен с выходом основного цифроаналогового преобразователя, входы которого соединены с соответствующими информационными выходами регистра последовательного приближения, установочный и тактовый входы которого соединены с вторым и третьим выходами блока управления, четвертый и пятый выходы которого соединены с установочным и тактовым входами регистра сдвига, выходы которого подключены к соответствующим входам дополнительного цифроаналогового преобразователя, шестой выход блока управления соединен с входом записи-считывания блока оперативной памяти, выходы которого подключены к соответствующим первым информационным входам цифрового коммутатора, вторые информационные входы которого подключены к соответствующим выходам блока постоянной памяти, управляющий вход подключен к седьмому выходу блока управления, выходы цифрового коммутатора подключены к соответствующим первым информационным входам арифметико-логического устройства, управляющий вход которого подключен к восьмому вьходу блока управления, выходы подключены к соответствующим информационным входам регистра, входы записи и обнуления которого соединены соответственно с девятым и десятым выходами блока управления, выходы регистра являются выходными шинами устройства и объединены с соответствующими информаци 5 10 15 20 25 30 35 2. Устройство по и. 1, о т л и8914 10 5105 9 128 являются первыми информационными входами блока формирования адреса, информационные входы адресного блока являются вторыми информационными входами блока формирования адреса, тактовый вход является тактовым входом блока формирования адреса, выход переполнения является первым выходом переполнения блока формирования адреса, выход заема и выход переполнеНия первого счетчика адреса являются соответственно выходом заема и вторым выходом переполнения блока формирования адреса, установочный вход адресного блока, входы сложения, вычитания, записи и обнуления первого счетчика адреса, входы сложения и записи второго счетчика адреса, первый и второй управляющие входы цифрового коммутатора являются входами режима работы блока формирования адреса,3. Устройство по пп. 1 и 2, о тл и ч а ю щ е е с я тем, что адресный блок в блоке формирования адреса выполнен на первом и втором счетчиках, ш-мультиплексорах с К информационными. входами каждый, где ш К=в число разрядов основного цифроаналогового преобразователя, одноименные адресные входы которых объединены и подключены к соответствующим выходам второго счетчика, вход обнуления которого объединен с входом обнуления первого счетчика и является установочным входом адресного блока, счетный вход первого счетчика является тактовым входом адресного блока, выход переполнения первого счетчика подключен к счетному входу второго счетчика и является выходом переполнения адресного блока, одноименные информационные входы и мультиплексоров объединены в соответствующие К группы входов, которые являются соответствующими информационными входами адресного блока, выходы мультиплексоров и второго счетчика являются информационными выходами адресного блока.4. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок уп 20 25 30 35 40 45 50 равления выполнен на мультиплексоре,регистре сдвига, счетчике, блоке постоянной памяти, генераторе тактовыхимпульсов, регистре, информационныевходы которого подключены к соответствующим выходам блока постояннойпамяти, тактовый вход подключен квыходу генератора тактовых импульсов,вход обнуления является третьим входом блока управления, выходы с первого по шестой являются соответственно четвертым, пятым, первым, вторым, третьим и шестым выходами блока управления, выходы с седьмого почетырнадцатый и третий выход регистра являются второй группой выходовблока управления, выходы с пятнадцатого по восемнадцатый являются соответственно, седьмым, восьмым, девятым и десятым выходами блока управления, выходы с девятнадцатого подвадцать третий являются первой группой выходов блока управления, двадцать четвертый и двадцать пятый выходы подключены соответственно к входуобнуления и тактовому входу счетчика,двадцать шестой и двадцать седьмойвыходы подключены соответственно ктактовому входу и входу записи сдвига регистра сдвИга, выходы с двадцать восьмого по тридцать первый подключены соответственно к управляющимвходам мультиплексора, информационные входы которого с первого по восьмой являются соответственно первым,вторым, четвертым, пятым, шестым,седьмым, восьмым и девятым входамиблока управления, девятый и десятыйинформационные входы подключены ксоответствующим выходам регистрасдвига, информационные входы которого подключены соответственно к информационным выходам счетчика, выходпереполнения которого подключен кодиннадцатому входу мультиплексора,выход которого подключен к первомуадресному входу блока постоянной памяти, адресные входы с второго повосьмой которого подключены к выхо,цам регистра соответственно стридцать второго по тридцатьвосьмой.12 1288914 Обозначение Номер связи Примечение Сигнал Коммутация (коммутатор 14) При У =1 коммутируетсявход устройства 16 17 Включение разряда регистра 12 18 Синхроимпульс регистра 12 Запись исходного кодав регистре 11 у 1При У, =1 запись исходного кода При У =1 - сдвиг При У =1 - запись 6 22 15 При У, =1 коммутируетаявыход блока 4 23 У 16 При У, =1 - сложение 24 Уп ув 26 Х,=1 - разрешениеработы х Разрешение работы устройства Режим контроля или преобразования 27 Х =1 - режим контроля 28, Х Х =1 - многократный3режим 30 Сигнал заема счетчика 39 Х =1 - сигнал заема5счетчика 39 31 Сигнал пересчета счетчика 39 Х =1 сигнал пересчета6счетчика 39 32 зз,Синхроимпульс сложениясчетчика 39 Синхроимпульс вычитаниясчетчика 39 уг 21 Уб.Обнуление регистра 8 Многократный или однократный режим Синхроимпульс переполнениясчетчика 44 Начальная установка счетчиков 44 и 45 Х =1. - синхроимпульспереполнения счетчика 4413 1288914 33 33 У 34 Х 7 35 Х,3333и Режим записи счетчика 39 Обнуление счетчика 39 Адрес блоков 4 и 5 Синхроимпульс сложения счетчика 40 Режим записи счетчика 40 Коммутация (коммутатора 41) Сигнал завершения преобразования регистра 12 Выход блока 13 сравнения Значение ш - го разрядарегистра 49 Значение нулевой комбинации регистра 49 Сигнал переноса всчетчике 50Обнуление счетчика 50 Синхроимпульс сложениясчетчика 50 Синхроимпульс регистра 49Запись-сдвиг регистра 49 Продолжение таблицы При У, =1 коммутируетсявыход счетчика 39 У =1 сигнал завершения7преобразования регистра 12 Х =1 - выход блока613 принимает значение 1" Х=1, в-й разряд регистра 49 принимает значение Х =1 - нулевая комбинация в регистре 49 Хи =1 сигнал переносав счетчике 50