Аналого-цифровой преобразователь

/2 0 59 ТВУ асй о елидл ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ОПИСАНИЕ ИЗК АВТОРСКОМУ СВИДЕ(56) Авторское свидетельство СУ 788372, кл. Н 03 М 1/26, 197Авторское свидетельство СССУ 1221750, кл. Н 03 М 1/26, 19(57) Изобретение относится к оти измерительной и вычислительтехники и может быть использовя преобразования аналоговых чин в цифровые. Аналого-цифровой преобразователь содержит блок 1 сравнения, цифроаналоговый преобразователь 2, блок 3 управления, блок 4 постоянной памяти, блок 5 суммирования, регистр 6, блок 7 счетчиков, шину 8 "запуск", входную шину 9, блок 1 О мультиплексоров, выходные шины 11. Введенный блок 1 О мультиплексоров обеспечивает последовательно-параллельное преобразование избыточного измерительного кода, получаемого на информационных выходах блока управления, в выходной двоичный код, что обеспечивает повышение быстродействия аналого-цифрового пре образователя, 2 з.п. ф-лы, 3 ил.13 и нии и. 1, если А А,О, если А А, . 12889Изобретение относится к области вычислительной и цифровой измерительной техники и может быть использовано для преобразования аналоговых величин в цифровые. 5Цель изобретения - повышение быстродействия аналого-цифрового преобразователя.На, фиг, приведена функциональная схема аналого-цифрового преобразова- О теля; на фиг.2 - функциональная схема блока счетчиков; на Фиг,3 - функциональная схема блока мультиплексоров.Аналого-цифровой преобразователь (фиг.) содержит блок 1 сравнения, цифроаналоговый преобразователь 2 (ЦАП), блок 3 управления, блок 4 постоянной памяти, блок 5 суммирования, регистр 6, блок 7 счетчиков, шину 8 Запуск", входную шину 9, блок 10 мультиплексоров, выходные шины 11.Блок 7 счетчиков содержит счетный вход 12, группу выходов 13 и выход 14, Блок 10 мультиплексоров содержит информационные входы 15 и выходы 6, Блок 7 счетчиков (фиг.2) выполнен на первом счетчике 17 и втором счетчике 8. Блок 10 мультиплексоров30 (Фиг. 3) выполнен на п мультиплексорах 19 - 19. ЦАП 2 должен быть выполнен на основе избыточного измерительного кода (ИИК).Любое действительное число в ИИК можно представить в виде где а е 0,11 - двоичная цифра в-м разряде кода;- вес 1-го разряда кода, причем 1к2,Одним из избыточных измерительных 45 кодовявляется код Фибоначчи,Предлагаемое устройство функционирует в режиме аналого-цифрового преобразователя по методу поразрядного кодирования и осуществляет два преобразования: аналог - рабочий код (К ь) и рабочий кОД (К ) - ДВОичный коД (К,)В результате первого преобразования происходит компенсация входного аналогового сигнала А компенсирующим сигналом АЦАП 2 и Формирование кОДа К с 6. В результате Второго преобразования для получения требуемой точности происходит коррекция кода К путем его преобразования в двоичный код КОсуществляют групповую обработку разрядов при коррекции кода К Для этого при изготовлении устройства определяются коды реальных значений весов разрядов ЦАП 2, ток и коды, соответствующие некоторым суммам кодов реальных значений весов разрядов. Причем разряды ЦАП 2 разбиваются на в группы по и разрядов таким образом, чтобы где К - количество разрядов ЦАП 2.При этом анализируется 2 возможных комбинаций для каждой группы разрядовДанные комбинации определяются как суммы кодов реальных весов единичных. разрядов каждой группы и записываются в БПП 4.Устройство работает следующим образом.По шине 8 "Запуск" поступает импульс запуска, устанавливающий блок 3 управления в исходное состояние, обнуляющий регистр 6, второй счетчик 18 в блоке 7 и устанавливающий первый счетчик 17 в блоке 7 в состояВ процессе преобразования входного аналогового сигнала А в выходной код К производится уравновешивание А выходным компенсирующим сигналом ЦАП 2 А,. Процесс уравновешивания производится блоком 3 управления последовательно от старших разрядов к младшим по методу поразрядного кодирования. При этом на каждом 1-м такте на выходе ЦАП 2 формируется аналоговый сигнал АС помощью блока 1 сравнения производится сравнение А с А; . Выходной сигнал 1 блока 1 сравнения удовлетворяет следующему условию: С помощью блока 1, ЦАП 2 и блока 3 на информационных выходах последнего формируются разряды кода К Причем, на (и + 1)-м такте аналогоцифрового преобразователя после того, как на выходе блока 3 сформируется и разрядов кода К Б, происходит ком 3 12889 мутация последних на вторую адресную шину блока 4. На первую адресную шину блока 4 при этом поступает код с первых выходов блока 7. На выходах блока 4 появляется кодовая комбинация, соответствующая сумме кодов реальных весов единичных разрядов выделенной группы кодПолученная кодовая комбинация подается на накапливающий сумма тор, выполненный на базе блока 5 и регистра 6, и суммируется с его содержимым (нулевым), На после - дующих тактах преобразование происходит аналогично. В результате на 15 выходной шине 11 устройства сформируется код К, соответствующий входной величине А, с точностью до младшего кванта.г 0Формула изобретения 1. Аналого-цифровой преобразователь, содержащий блок сравнения, первьй вход которого является вход- г 5 ной шиной устройства, второй вход подключен к выходу цифроаналогового преобразователя, а выход подключен к информационному входу блока управления, установочный вход которого 30 объединен с установочными входами блока счетчиков и регистра и является шиной "Запуск", информационные выходы блока управления подключены к соответствующим входам цифроана логового преобразователя, выход тактовых импульсов подключен к счетному входу блока счетчиков, группа выходов которого подключена к соответствующим первым адресным входам 40 блока постоянной памяти, выходы которого подключены к соответствующим первым входам блока суммирования, выходы которого подключены к соответствующим информационным входам ре гистра, выходы которого подключены13 4к соответствующим вторым входам блока суммирования и являются выходнымишинами устройства,о т л и ч а ю -щ и й с я тем, что, с целью повышения быстродействия, введен блок мультиплексоров, информационные входыкоторого подключены к соответствующим информационным выходам блока управления, выходы подключены к соответствующим вторым адресным входамблока постоянной памяти, адресныевходы подключены к соответствующимвыходам группы блока счетчиков, выход которого подключен к тактовомувходу регистра.2. Преобразователь по п.1, о т -л и ч а ю щ и й с я тем, что блоксчетчиков выполнен на первом счетчике и на втором счетчике, выходы которого являются группой выходов блокасчетчиков, счетный вход подключен квыходу старшего разряда первого счетчика, вход установки в нулевое состояние объединен с входом предварительной установки первого счетчикаи являетсяустановочным входом блокасчетчиков, информационные входы первого счетчика объединены и подключены к шине логической единицы, счетный вход первого счетчика являетсясчетным входом блока счетчиков, а выход младшего разряда является выходом блока счетчиков,3. Преобразователь по п,1, о т -л и ч а ю щ и й с я тем, что блокмультиплексоров содержит и мультиплексоров с ш информационными входами каждый, где в.п = К - число разрядов цифроаналогового преобразователя,одноименные информационные входы имультиплексоров объединены в соответствующие ш групп входов, которые являются соответствующими информационными входами блока мультиплексоров,выходы мультиплексоров являются выходами блока мультиплексоров.1288913 оставитель В.Першикехред Л,Сердюкова аказ 7823/5 922 сно митета СССРоткрытийская наб.,енного ретении Ж, Р зводственно-полиграФическое и Редактор А.Петр ТираНИИПИ Госудапо делам и13035, Москв орректор Н.Корол Ужгород, ул. Проектна