Параллельно-последовательное множительное устройство

15 Ю 65 Номера групп и разрядов 2 3 6 У 89 14 15 12 13 0 1 1 0 0 0 0 010 110 1 011 0001 0100 1 0 0 0 0 0 1 1 1 01 О 1 1 0 01 0 0 0 1 1 0 0 Коррекция 01 01 0111 0000 00 00 0 Блоки иэлемевты Выходысумматоров 4 4, Блоки регистров 7-8 Блоки регистров9-10 Единицыпоправки 000 000 Продолжение таблицы состояйий 011 0 0 0 1 1Государ елам иэ осина,венного комит ретений и отк -3, Раушская Подписноета СССРытийаб., д.4(5115 сумматоров группы соединены соответственно с входами элементов памятипервой группы и с информационнымивходами первого блока буферных регистров, выходы переносов сумматоровгруппы соединены соответственно свходами элементов памяти второй группы и с информационными входами второго блока буферных регистров, выходы элементов памяти первой группысоединены соответственно с третьимивходами сумматоров группы, кромепервых двух, третьи входы которых соединены с шиной логического "0" устройства, выходы элементов И группысоединены соответственно с;установочными входами третьего и четвертогоблоков буферных регистров, управляющие входы которых соединены соответственно с выходами первых разрядов регистров сомножителей, а входы разрешения записи первого 1 второго, третьего и четвертого блоков буферныхрегистров, элемента памяти, К -входа3 К-триггера и тактовые входы первогои второго триггеров соедииены с выходом элемента ИЛИ блока управления,выходы третьего и четвертого блоковбуферных регистров соединены соответственно с информационными входамичетвертого и пятогом-к)канальныхселекторов, выходы которых соединеныс второй группой входов сумматора,. 6065второй выход сумматора соединен с,входом элемента памяти, выход которого соединен с третьей группой входовсумматора, выходы первого и второгоэлементов И и элемента И-ИЛИ соединены с четвертой группой входов суммамитора, выходы первых разрядов первогои второго регистров сомножителей соединены соответственно с входами установки в "1" первого и второго триггеров, прямой выход первого триггерасоединен с первым входом первого элемента И и с первым прямым и вторыминверсным входами элемента И-ИЛИ,прямой выход второго триггера соединен с вторым входом первого элемента И и первым инверснъм и четвертым прямым входами элемента.И-ИЛИ,первый выход синхронизации блокауправления соединен с первым входомвторого элемента И, третьим входомпервого элемента И и вторым и третьим прямыми входами элемента И-ИЛИ,выходы дешифратора блока управлениясоединены соответственно с управляющими входами первого, второго, третьего четвертого и пятого (м- к)-ка-.нальных селекторов и с входами блокировки третьего и четвертого блоковбуфеоных регистров, а выход первого(м- к)-канального селектора соединенс вторым входом второго элемента И.Изобретение относится к вычислительной технике и может быть использовано при построении вычислителей для умножения чисел, поступакщих синхронно в дополнительном коде младшими разрядами вперед.Цель изобретения - повышение быстродействия устройства.На фиг, 1 представлена функционадьная схема параллельно-последова О тельного множительного устройства; на фиг.2 - то же, блока управления,Параллельно-последовательное множительное устройство содержит первый и второй регистры 1, 2 сомножителей,группу элементов И 3, группу сумматоров 4 нескольких чисел, первую группу 5 элементов памяти, вторую группу 6 элементов памяти, первый 7, второй 8, третий 9 и четвертый 10 блоки буферных регистров, первый 11, второй 12, третий 13, четвертый 14 и пятык 15 (м-к)-канальные селекторы, сумматор 16, элемент 17 памяти, первый и второй триггеры 18 и 19, первый и второй элементы И 20, 21, эле" мент ЗИ-ИЛИ 22, блок 23 управления.Блок 23 управления содержит гене-;1ратор 24 тактовых импульсов, регистр 25, элемент ИЛИ 26, дешифратор 27, (м-к)-канальный селектор 28, 3 К - в . триггер 29. Блок 23 управления име- ет тактовый выход 30, вход 31 внешней синхронизации, вход 32 запуска,3 1156 певый выход 33 синхронизации, установочный вход 34, входы 35 кода разряднссти, второй выход 36 синхронизации, выходы 37 дешифратора, выход 38 элемента ИЛИ Устройство имеет вы ходы 39.Рассмотрим работу устройства.Устройство перемножает и -разрядные числа, синхронно поступающие н дополнителвных кодах последователь О ными группами по ч, разрядов в группе, младшими группами вперед. Количество групп г = о/1, является целым изменяемым числом и находится в пределах от к до м, где к - целое ми нимальное количество групп; м - максимальное количество групп. Группы перемножаемых чисел синхронно подаются на входы регистров2 сомножителей. Знаковый разряд должен быть записан н старшем разряде последней группы. Разряды (2 м) всех регистров 1,2 имеют входы управ. ления установкой в "0 по информационным нходам разрядов. Элементы 6, 5 и 17 памяти имеют входы управления установкой в 0 по информационным входам элементов. Установка производится тактоным сигналом при наличии сигнала управления установкой. СигВ качестве примера рассмотрим умножение двух чисел разрядности п=12, выраженных правильными дробями20 в дополнительных кодах К=-157/2048, 3=1930/2048. Ра"рядность чисел разбита на три группы по р,=4,разряда. Процесс умножения иллюстрирует диаг 25 рамма умножения, разрядная сетка которой разбита на группы по четыре разряда. В первом такте присутствует четыре разряда младшей первой группы чисел. Образование одноразрядных конъюнкций от умножения первой груп- Э пы чисел Х, в разрядности четыре дает фигуру, обозначенную на диаграмме умножения как 1-"угол". Эта фигура состоит иэ нескольких простых И 11углов с двумя ветвями, значения 35 конъюнкций которых расположены в разрядности двух младших групп разрядной сетки диаграммы умножения. Найдем сумму конъюнкций в каждой группе диаграммы умножения и младшей получа О ется окончательный результат, а в более старшей группе - два числа (поразрядная сумма данной группы переносы из младшей). После записи следукщих четырех разрядов чисел Х Ч в1 разрядной сетке диаграммь умножения образуется фигура, обозначенная как1 11 12- угол . В каждой группе диаграммы умножения найдем сумму конъюнкций 2 3-"угла" вместе с двумя числами 5 О предыдущей суммы конъюнкций 13"угла". После суммирования образуется следу. ющая группа разрядов результата, а в каждой старшей группе - два числа в виде поразрядных сумм и переносон 55 соответствующих групп. Рассмотренный процесс продолжается до записи разрядов старшей группы, после чего мпад 065 4шая часть произведения будет полностью получена, а старшая часть произведения (без учета знаковой поправки) " выражена двумя числами в виде поразрядных сумм и переносов соотнет ствующих групп. Старший разряд группы диаграммы умножения, в которой -тактом получен окончательный результат,является младшим разрядом старшей части произведения, поэтому при образовании окончательного произведения к этому разряду нужно добавить значение предыдущего разряда, являющегося старшим разрядом младшей части произведения. Как видно из диаграммы умножения, при последовательном получении результата по группам значения групп при выдаче на выходной сумматор нужно .брать со сме 1щением на один вправо относительно сетки гругп диаграмм умножения. Значения знаковой поправки, дополнительных единиц поправки и коррекции добавляются при выводе результата и суммируются н соотнетствукицих группах с полученными двумя числами старшей части произведения. Результат получают на выходах 39 последовательными группами (младшими группами, вперед) в дополнительном коде. Для проведения одного цикла умножения требуется .+1)такт. В одном такте одновременно определяются , разрядов произведения. Иаксимальнае количество суммируемых в каждой группе одного такта чисел равно(2+2 где 2 1, определяет ветви "углов", а 2 - два числа предыдущего такта. Для рассматриваемого примера при ч,4 в группе нужно суммировать 10 чисел, На выходном сумматоре суммируются. 6 чисел.Более подробно опишем работу устройства с помощью таблицы состояний.нал управления на входы управления установкой в "О" (2 м) разрядов регистров 1, 2 подается и на входы управления установкой в "О" всех элементов 5, 6 памяти. Сигнал-сос тояния с выхода 38 элемента ИЛИ 26 подается на входы управления установ кой элементов 17 памяти. Пусть устройство находится в исходном состоянии (2 м разряды регистров 1 и 2,1 б элементы 5 и 6 памяти в,"О"). Одновременно с подачей сигнала "Запуск" на вход 32 на входы регистров 1 и 2 сомножителей подаются младшие группы чисел, которые первым тактом после подачи сигнала "Запуск" записываются в первые разряды регистров 1 и 2. Состояния регистров 1 и 2 подаются на входы элементов И 3 группы, кото" рая для 4 имеет четыре строки эле- Ю ментов И 3. Вертикальными штрихами пунктирными линиями ограничены группы, номера групп обозначены цифрами в квадратных скобках и соответствуют номерам в таблице состояний. На вы-. ходах элементов И 3 образуются значения "углов" согласно с последовательностью тактов, указанной в таблице. состояний. В круглых скобках указаны номера парных входов каждого раз ряда элементов И 3 группы, где на один вход поступает Сигнал с выхода регистра 1, а на другой - сигнал с соответствующего выхода регистра 2. .Старшие разряды имеют меньшие номе ра. После записи первой группы чисел на входах элементов И 3 группы появляегся значения чисел младшей группы. Полученные на выходахзначения конъюнкций 1 1-"угла" .подаются на входы соответствующих разрядов сумматоров 4 нескольких чисел согласно с таблицей состояний. Результат суммирования в группах с выходов поразрядных сумм сумматоров 4 подается на входы эле ментов 5 памяти группы, а с выходов переносов сумматоров 4 в . на входы элементов 6 памяти группы. Выход каждого разряда элементов 5 и 6 памяти группы соединен с входом сумматора 4 5 б нескольких чисел по весу на две группы более младшим (с большим номером), чем выход данного элемента памяти. Таким образом,. достигается сдвиг получаемого в каждом такте результата у на две группы вправо. Вторым тактом в первые разряды регистров 1 и 2 записываются значения второй группы,содержимое регистров 1 и 2 сдвигается и появляется на входах элементов И 3 группы, в элементы 5; 6 памяти группы записываются значения их вхо,".1 дов (Г 13-"угол" ). После второго так: та на выходах образуются значения 23 угла", которые .подаются на входы сумматоров 4 группы одновременно с двумя числами результата суммирования предыдущего такта, записанных в элементах 5 и 6 памяти группы. На вы-. ходах сумматоров 4 группы образуются коды, представляющие два числа результата второго такта. После третьего такта на выходах образуются значения 33-"угла", которые в соот-. ветствунзцих группах суммируются сдвумя числами результата второго такта, а на выходах сумматоров 4 группы образуются два числа результата третьего такта. Для рассматриваемого примера после третьего такта младшая часть произведения полностью получена, а его старшая часть (без поправки) выражена двумя. числами, значения которых с выходов сумматоров 4 группы подаются на информационные входы блоков 7 и 8 буферных регистров. Пос. ле записи старшей группы чисел нужновнес;и знаковую поправку, инверсноезначение которой с выходов элементов И 3 группы подается на установочные входы блоков 9 и 10 буферных регистров без смещения относительно групп диаграммы, но со смещением от-носительно выходных групп. При записи значения поправки с учетомизменяемо" го г значение младшего разряда мпадшей-группы, записанное в -регистре блоков 9 и 10 буферных регистров,инвертируется вместе с поправкойиз "О" в " 1", отчего могут появиться одна или две ложные единицы младшего разряда. Для устранения этого эффекта на входы блокировки (к4 разрядоврегистра блоков 9, 10 бу" ферных регистров подаются сигналыс соответствукщих выходов 37 дешифратора 2, включенный сигнал подаетсяуровнем "О". Каждый блок 9 и 10 буферных регистров содержитю -разрядных последовательно-параллельных регистров, имеющих установочные входы, выходы ск м ) разрядов каждого регистра, которые подаются на входы соответствующих селекторов 14 и 15. Информация по установочным входам воспринимается инверсной, так как6065 8 7 115 поправка данного числа при отрицательном знаке другого числа подается инверсной. Управление переключением режимов осуществляется сигналами входов. При наличии "0" на входе разрешения записи включен режим сдвига, при наличии " 1" на входе и "1" на управляющем входе происходит запись по установочным входам, а при наличии "1" на входе и "0" на управляющем входе во все разряды регистров записываются, нули. На входы в г-м такте подаются значения знаковых разрядов с выходов старших разрядов регистров 1 и 2, а на входы разрешения записи - значение-состояния с выхода 38 элемента ИЛИ 26. По (+ +1)-му такту в регистры блоков 9 и10 запишется значение поправки. Для рассматриваемого примера после третьего такта числа записаны в регистрах 1 и 2, а на выходах сумматоров 4 группы получены два числа неполной старшей части результата третьего такта, которые подаются на информационнье входы блоков 7 и 8 буферных регистров, Значения поправки с вы-. .ходов подаются на установочные входы блоков 9 и 10 буферных регистров. Сигналы с вьпсодов 37 дешифратора 27 подаются на управляющие входы селекторов 11-15 и нулевым уровнем управляют подключением (к, м) разрядов . регистров блоков 7-10 к соответствующим группам входов сумматора 16,разрядность которого равна разрядности группы. На выходах селекторов12-15 в кажпом такте образуются всовокупности четыре числа разрядностью 1, . После-го такта на входыустановки триггеров 18 и 19 подаются значения знаковых разрядов чисел,которые записываются в них по ( +1)- му такту. На каждый вход селектора11 с выходов соответствующих элемен"тов 5 памяти гоуппы подается значение втооого по стаошинству разрядапоразрядной суммы каждой иэ ( к,Ф) групп диаграммы умножения. На , выходе элемента И 21 после ) 1) -готакта при любой разрядности чисел образуется значение старшего разряда мпадшей части произведения (коррекцня)На выходах элементов И 20, 21 и 22 в(г +1)-ь 1 такте в совокупности образуется число, представляющее собой сумму разряда коррекции и дополнительных единиц поправки. Рассмотренные значения подаются на четвертуюгруппу входов сумлатора 16 после(г+1)-го такта при появлении единичного сигнала на первом выходе 33синхроьиэации, при переходе в "0"3 К-триггера 29. С выхода 38 элемента ИЛИ 26-состояние подается навходы разрешения записи блоков 7, 8и блоков 9 и 10 на вход управления1 О установкой элемента 17 записи памяти,на тактовые входы триггеров 18 и 19.По (г+1) -му такту (для приведенногопримера по четвертому) на входысумматора 16 подаются младшие группырассмотренных чисел, элементы 17 па- .мяти устанавливаются в "0", на выходах 39 сумматора 16 образуется перваягруппа разрядов произведения. Следующим тактом на выходах 39 появляютсязначения разрядов с второй группыпроизведения, а в регистры 1 и 2запишутся разряды первых групп следующей пары чисел. Одновременно с вьгдачей произведения предьдущей парычисел производится ввод следующейпары чисел,Работа блока 23 управления.В зависимости от значения кода разрядности входов 35 дешифратор 27 вырабатывает на одном из выходов 37сигнал, которы нулевым уровнем под-ключает соответствующие ключи в селекторах 1 1-15 и 28. Тактовьк сигнал генератора 24 с выхода ЗО подается натактовые входы всех регистров 1, 2,357-10, элементов 5, 6 и 17 -памяти,регистра 25 и триггеров 18, 19 и 29.В исходном состоянии.Зк -триггер 29находится в "0", первым тактом после40подачи сигнала "Запуск" на вход 32триггер 29 устанавливается в "1",вторым тактом в первью разряд регистра 25 записывается единица. Скаждым тактом (м-)-разрядный регистр25 заполняется единицами. После достижения вг-м такте разряда, подключенного к выходу селектора 28,единица проходит на выход селектора28, откуда подается на второй выход36 синхронизации, .элемент ИЛИ 26,а с его выхода - на К-вход триггера29 и выход 38. По (, +1)-му тактутриггер 29 устанавливается ве"0", ре-.гистр 25 обнуляется, с инверсного выхода 1 к -триггера 29 навыход 33подается сигнал установки. Шина 31 внешней синхронизации нужна прн синхронной параллельной работе несколЬ10 065 10 Диаграмма умножения ел (со знаком "-") Вес Х = -157/2048 1 1 1 О О О 1 0 1930/2048 О О 0 О 0 0 0 0 011 1 1 0 000 0 0 0 0001 10000 0 О 1 1 1-"угол" 111 О 0 О 0 0 0 0 100 100 0 0 0 О 00 0 0 0 0 0 0 0 0 0 100001 00000 011110 2 -"угол" 0 0 1156 ких умножителей в одной разрядности для их синхронизации от устройства управления только одного из работакнцих умножителей. При автономной работе одного умножителя выход 36 синхронизации и вход 31 внешней синхронизации не используются. При синхронной параллельной работе нескольких умножителей в одной разрядности . сигнал-состояния с выхода 36 одного иэ умножителей подается на входы 31 внешней синхронизации всех остальных умножителей, чем производится синхронизация возможного их рассогласования в результате сбоя, 15 где синхронизирующим является один из умножителей. Возможна подача синхронизирующего сигнала -состояния с выходов 36 нескольких умножителей через элемент ИЛИ 26 на вход 31 20 . внешней синхронизации каждого умножителя, где для .каждого умножителя может использоваться свой элемент ИЛИ. В этом случае синхронизация производится от первого пришедшего-сос- д тояния любого из умножителей,Быстродействие. Цикл умножения содержит(+ 11 такт, который имеет постоянную длительность, определяемую максимальным временем распространенияЗО сигнала через элементы устройства вовремя одного такта, А во входной части после записи очередной группыразрядов чисел в регистры 1 и 2 сигнал распространяется через один элемент И 3 группы и через один сумматор 4 нескольких чисел группы, В выходной части после очередного сдвигав регистрах блоков 7- 10 максимальнаяцепь распространения сигнала проходит через элемент селектора 11, элемент И 21 и сумматор 16, суммирующийчетыре числа. В каждом такте коггичество суммируемых на сумматоре 4группы чисел равно 2 ч+2, а при ч, =4равно 10. Таким образом, время распространения сигнала за один тактво входной части и в целом в устройстве определяет сумматор 4 группы.При построении сумматора 4 группы ввиде многослойного сигнал распространяется примерно через 6-7 одноразрядных сумматоров на три входа и двавыхода (при условии ч,=4). В последовательно соединенных цепях логических элементов достаточно большойдлительности (3) происходит сокращение времени распространения сигналана один элемент относительно измеряемых уровней в 1,5-2 раза. 3 45678910 1141 0110001 1Вес чисел (са знаком "-") 31-"угол" 0 О О О О О О О О О О 0 1 11101101100 Результат П "148/2048щ00 0 0 1 110 1-й такт О 0 О 1 000101 0 1 00000100 0011 2-й такт 0 0 1 1 О О О О 00101 1 0 1 0110001 3-й тактция 100 Полный ре- зультат Вес результата (со знаком "-") Два числастаршей частирезультата 1156065 12Продолжение диаграммы умноженияО 1 2 3 4 5 6 0 01111011000 1 1 011110110001 1 0 11110.1 1000110 00000000000 111011011000 О 0 0101 111 0 0 12345678910111156065 14 13 00001110 1 0 1 00000000 0 0 0 Поправка 0 111101 10 1 1 0 0 6-й такт 5-й такт 4-й такт.+вывод произве- ения Таблица состояний Номера групп и раэрядов 1 2 12 13 14 153 4 5 67 89 Й "угол О 1 1 1.1 0 0 О О Вс ел (с еа и ц-") Дополнительные единицы Такт Блоки и элементы. Выходы суммато ров 4 О 0 О О Продолжения диаграммы умножения 0 1 2 3 45678910 1116 1156065 15 Номера групп и разрядоз 0 0 0 гол" 0 0 0 0 О 0 0 0 0 О 0 имат 1 1 в О 0 0 О 0 О 0 О 0.1 0 1 0 0 1 О 0 0 0 Злюки элемеитм Элементы памяти 5,6