Цифровое устройство ограничения числа по модулю

Союз СоветскихСоциалнстическикРеслублик Оп ИСАНИ Е (1 ц 690477ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 01,06.77 (21) 2490421/18 1) М. Кле. б 06 Г/38 вки Ю присоединением Приоритет - Опубликован Дата опублик Гфсудлрствеииый иемнтет СССР аа делам изобретвиий и открытий(71) Заявите ЦИФРОВОЕ УСТРОИСТВО ОГРАНИЧ ЧИСЛА ПО МОДУЛ 10области вычисбыть использоойствах цифрон, работающих сущ- устИзобретение относится к лительной,техники и може вано в арифметических уст вых вычислительных маш в системе управления,Известно устройство ограничения, содержащее два блока умножения, блок деления и нелинейные элементы типа насыщения, причем входная шина устройства соединена с первым входом первого блока умножения, выход которого соединен с входом элемента нелинейности, а выход элемента нелинейности соединен с первым входом второго блока умножения, второй вход которого соединен с выходом блока деления, а выход соединен с выходной шиной устройства, первый вход блока деления соединен с выходом дополнительно введенного блока деления и вторым входом первого блока умножения, второй вход блока деления соединен с первым входом дополнительно введенного блока деления 11.Недостатком известного устройства являются сравнительно большие затраты оборудования и низкое быстродействие. Наиболее близким по техническойности к изобретению является цифровое ройство ограничения числа по модулю, содержащее регистр операнда, регистр ограничителя, регистр результата сумматор, первый преобразователь кодов, первый блок анализа знаков, блок коррекции, две группы элементов И, группу элементов ИЛИ и эле.мент И, управляющий вход которого соединен с выходом блока коррекции и управляющими входами первой группы элементов И, информационные входы первой и второй групп элементов И соединены с выходами сумматора, а их выходы через группу элементов ИЛИ соединены с информационными входами регистра результата, выходы которого подсоединены к информационным входам регистра операнда, а управляющие входы регистра операнда и регистра результата соединены с шиной синхроимпульсов, выходы регистра операнда через первый преобразователь кодов подсоединены к первым .2 с входам сумматора, а вторые входы первогопреобразователя кодов соединены с выходом первого блока анализа знаков и младшим разрядом регистра результата, знаковыеразряды регистра ограничит-"я и регистра операнда подключены соответственцо к первым и вторым входам первого блока анализа знаков и блока коррекции 2.Недостатком известного устройства является низкое быстродействие.Целью изобретения является увелич ние быстродействия устройства.Цель достигается тем, что в устройство введены второй преобразователь кодов и второй блок анализа знаков, входы котозого соединены соответственно со знаковыми разрядами регистра операнда и регистра результата, а выход второго блока анализа знаков через первый блок авали;:; знаков соединен с управляющим вход второго преобразователя кода, инфо:, . п 1 онные входы .которого соединены с выходами регистра операнда, а выходы сго - - со вторыми входами сумматора.На фиг. 1 даня структурная схема устройства ограничения числа по модулю на фиг. 2 . - блок.программа работы устройства.Устройство содержит регистр 1 операнда, рсч истр 2 ограничителя, регистр 3 результата сумматор 4, первый преобразователь кодов 5 первый блок 6 анализа знаков, блок 7 коррекции, группу элементов И 8 прямой передачи кодов, группу элементов И 9 передачи кодов со сдвигом влево, группу элементов ИЛИ О, элемент И 11, второй преобразователь кодов 12, второй блок 13 яцы иза знаков.Устройство работает следующим образом., Ограничиваемое число заносится в регистр 3, оно ке может быть результатом предыдущей операции. Модуль ограничцтсля заносится в регистр 2.Числа складываются положнтельньми, если их знаковые разряды находятся в состоянии цуля, и отрицательными, если в СОСТОЯНИИ ЕДИНИЦЫ,Гри подаче первого синхроимпульса ограничиваемое чи ло переписывается из регистра 3 в регистр 1. Для определения больц:.его по модулю из числа подготовленных в ре гистрях 1 и 2 на вход первого слагаемого сумматора 4 через группу элементов И 8 прямой передачи преобразователя кодов 5 поступает содержимое регистра 2. На вход второго слагаемого сумматора 4 через преобразователь кодов 12 поступает содержимое регистра 1 в прямом коде., если оно отрицательно или в обратном коде, если оно положительно. Анализ знаков в этом случае ведется первым блоком 6, он же выбирает соответствующие сигналы, управля.ощие работой преобразователей 5 и 12.В случае подачи на первый или втоэой входы сумматора обратного (инверсного) кода одного из слагаемых в цепь переноса младшего разряда сумматора 4 с блока коррекции 7 в такте суммирования этих чисел поступает единица. Анализ знака содержимого регистра 1 осуществляется вторым блоком 13 анализа знаков, которыйявляется дополнительным к первому блоку 6анализа знаков.Обя блока анализа знаков представляютсобой набор элементов И, ИЛИ, вырабатывающих управляющие сигналы для управления преобразователями кодов 5 и 12.Результат вычитания модулей содержимого регистра 2 н регистра 1 записываетсячерез группу элементов И 8 прямой передачикодов и группу элементов ИЛИ 10 в регистр 3.Новое значение регистра 3 анализируетсяпо знаку результата вторым блоком 13. Еслизнай результата положительный, то модульсодержимого регистр 2 (ограничитель)при вычитании был больше, если знак отрицательный, - то меньше.Б первом случае, если зцк содержимогорегистра положительный, в следуюгцем такте2 в на вход первого слагаемого поступает О,ня вход второго слагаемого через венилипрямой передачи преобразователя кодов 12,поступает содержимое регистра 1, т. е. происходит сложение с нулями содержимогорегистра 1, или переписьего (ограничиваемого числа) в регистр 3.Во втором случае, если знак содержимогорегистра 3 отрицательный (фиг. 2), в следующем такте на вход слагаемого сумматоразв 4 через вентили прямой передачи кода преобразователя кодов 5 поступает содержимоерегистра 2, если знак ограничиваемого числарегистра операнда положительный или инверсия содержимого регистра ограничителя2 с прибавлечием единицы с блока коррек 35ции 11 на вход младшего разряда сумматораесли знак ограничителя отрицательный.На вход второго слагаемого сумма, ора 4поступает О. Результат с сумматора переписывается через группы элементов И 8 иИЛИ 10 в регистр 3,вТаким образом, на регистре 3 в результате операции ограничения фиксируется значение ограничиваемого числа, если модуль его меньше модуля ограничителя, или ограничителя, если его модуль меньше.Быстродействие предложенного устройства ограничения определяется по максимальному циклу операции (фиг. 2) и равно= 2 и сдеч время короткой операции типа сложения в ЦВМ.Для проведения этой операции иа известном устройстве путем деления ограничиваемого числа ца ограничитель и анализа результата, а затем выбора меныпего из них с помощьюлогической обработки результата необходимы затраты времени равного 4 п, где п - количество разрядов устройства, 6904Таким образом, быстродействие предложенного устройства в 2 п раз превосходит известное.Оборудование предложенного устройства практически равно оборудованию известного устройства, выбранного в качестве прототипа, а функциональные возможности при этом шире, чем в известном. Формула изобретения19Цифровое устройство ограничения числа по модулю, содержащее регистр операнда, регистр ограничителя, регистр результата, сумматор, первый преобразователь кодов, первый блок анализа знаков, блок коррекции, две группы элементов И, группу элементов ИЛИ и элемент И, управляющий вход которого соединен с выходом блока коррекции и управляющими входами первой группы элементов И, информационные входы первой и второй групп элементов И соединены с 2 о выходами сумматора, а их выходы черев группу элементов ИЛИ соединены с информационными входами регистра результата, выходы которого подсоединены к информационным входам регистра операнда, а управляющие входы регистра операнда и регистра 77брезультата соединены с шиной синхроимпульсов, выходы регистра операнда через первый преобразователь кодов подсоединены к первым входам сумматора, а вторые входы первого преобразователя кодов соединены с выходом первого блока анализа знаков и младшим разрядом регистра результата, знаковые разряды регистра ограничителя и регистра операнда подключены соответ твенно к первым и вторым входам первого блока анализа знаков и блока коррекции, отличающееся тем, что, с целью увеличения быстродействия, в него введены второй пре. образователь кодов и второй блок анализа знаков, входы которого соединены соответственно со знаковыми разрядами регистра операнда и регистра результата, а выход второго блока анализа знаков через первый блок анализа знаков соединен с управляющим входом второго преобразователя кода, информационные входы которого соединены с выходами регистра операнда, а выходы - со вторыми входами сумматора.Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР47234, кл, б 06 Р 7/12, 1973.2. Авторское свидетельство СССР551642, кл. 6 06 Р(39, 1975.69047711ф фф УСоставитель Е. Пуныреа Редактор В. Фельдман Техред О. Луговая Корректор А. Гриценко Заказ 5967/46 Тираж 780 Подянсное ЦНИИПИ Государственного комитета СССР о делам изобретениб н открытий 113035, Москва, Ж - 35, Раувская наб., д, 4/5 Филиал ППП айатентф, г. Ужгород, ул, Проектная, 4