Арифметико-логическое устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ИСАНИЕИЗОБРЕТЕНИЯ О П Союз СоветскихСоциалистическихРеспублик рц 922727 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(1 М Кп з 6 06 Р 7/38 с присоединением заявки Мо Государственный комитет СССР но делам изобретений и открытийДата опубликования описания 2304,82(54) АРНФметикО-лОГическОе устРОЙстВО Изобретение относится к вычислительной технике и может быть применено при разработке быстродействующих арифметико-логических устройств(АЛУ), ныполняющих логические операции, а также операции двоичной идесятичной арифметики,Известно многофункциональное АЛУ,содержащее дна регистра, три малораэрядных сумматора, которые могутобъединяться попарно или все вместес помощью клапанов, блок управления (1). Недостатком известного АЛУ явля ется его малое .быстродействие иэ-за необходимости коммутации сумматоров на каждоМ шагу работы АЛУ.Известно быстродействующее АЛУ, содержащее блок двоичной арифметики, предназначенный для выполнения арифметических операций над двоичными числами и логических операций, и блок цифровой десятичной арифметики 2).Основными недостатками этого АЛУ являются простаивание блока двоичной арифметики приработе блока цифровой десятичной арифметики и наоборот большой объем оборудования. Известно также АЛУ, содержащеедва входных регистра, узел транзита, инвертирования и десятичной коррекции, узел формирования логических функций, узел формирования межтетрадных переносов, узел формирования внутритетрадных переносов, узел селекции, выходной регистр, узел формиронания признаков операций, причем нходы узла транзита, инвертирования и десятичной коррекции соединены с прямыми и инверсными выходами первого входного регистра, а выходы подключены к первой группе входовузла формирования логических функций, к второй группе входов которого подключены выходы второго входного регистра, первая и вторая группы выходов узла формирования логических функций соединены соответственно с первой и нторой группами узла формирования межтетрадных переносов, узла формирования внутритетрадных переносов и узла селекции, третья груп .25 па выходов узла Формирования логических функций соединена с третьей группой входов узла селекции, четвертая и пятая группы входов которого соединены с выходами узлов форми- ЗО рования межтетрадных ннутритетрадных67 Составитель Н,СлюсаревРедактор В,данко ТехредЖ.Кастелевич Корре т рк о Л.Бокшан Заказ 2581/63 Тираж 732 Подписйое ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, 3-35, Раушская наб., д. 4/530 Цель изобретения " увеличение быстродействия арифметико-логическо 45 го устройства.Поставленная цель достигается тем, что АЛУ, содержащее входные регистры, узел транзита, инвертирования идесятичной коррекции, узел формирования логических функций, узел формирования межтетрадных переносов, узел селекции и выходной регистр, входы которого соединены с выходами узла селекции, входы узла транзита, инвертирования и десятичной коррекции соединены с прямыми и инверсными выходами первого входного регистра, а выходы подключены к первой группе входов узла Формирования логических функций, к второй 60 группе входов которого подключены выходы второго входного регистра, первая и вторая группы выходов узла формирования логических функций.соединены соответственно с первой и втопереносов, выходы узла селекции подключены к входам выходного регистра,третья группа входов узла формирования ннутритетрадных переносов подключена к выходам узла межтетрадныхпереносов, выходы узла формированияпризнаков операций подключены к управляющим входам узла транзита, инвертирования и.десятичной коррекциии узла поразрядной секции, кроме этого устройство содержит дополнительныеОузлы транзита, инвертирования и десятичной коррекции, формированиялогических функций и формированиявнутритетрадных переносов, причемвходы дополнительного узла транзита 15инвертирования и десятичной: коррекции подключены к прямым и инверсным выходам первого регистра, а выходы подключены к первой группе входов дополнительного узла Формирова- щния логических Функций, первая и вторая группы выходов которого соединены соответственно с первой и второй группой входов дополнительногоузла формирования внутритетрадных пе реносав, третья группа входов кото-.рого подключена к выходам узла формирования межтетрадных переносов,а выходы соединены с шестой группойвходов узла селекции, седьмая группа входов которого подключена ктретьей группе выходов дополнительного узла Формирования логическихфункций, вторая группа входов которого подключена к выходам второго регистра31 .Основным недостатком данного АЛУявляется недостаточное быстродействие вследствие наличия узлов формирования внутритетрадных переносов,включенных между узлом формирования 40межтетрадных переносов и узлом селекции,рой группами входов узла формирования межтетрадных переносов и узласелекции, третья группа выходов узлаформирования логических функций соединена с третьей группой входов узласелекции, четвертая группа входов которого соединена с выходами узла фор-мирования.межтетрадных переносов,группа управляющих входов узла транзита, инвертирования и десятичнойкоррекции и узла селекции подключены к управляющему входу устройства,дополнительно содержит узел потетрадного суммирования и десятичный корреактирующийсумматор, причем входык,узла потетрадногосуммирования под,лючены к выходам узла транзита,мнвертирования и десятичной коррекции и второго входного регистра, авыходы подключены к входам десятичного корректирующего сумматора и пя-.той группы входов узла селекции, шестая группа входов которого подключенак выходам десятичного корректирующего сумматора, управляющий вход которого соединен с управляющим вхо.".дом устройства.Кроме того, узел селекции содержит в каждом разряде элементы И иИЛИ, причем выходы элементов И подключены к входам элемента ИЛИ, выходкоторого соединен с выходом соответствующего разряда узла селекции,причем в первом разряде каждой тетрады узла селекции первые прямые входы первого, второго и третьего элементов И соединены с соответствующими входами первой, второй и трехьй групп входов узла селекции, авторые прямые входы этих элементов ИФсоединены соответственно с . первым,вторым и третьим управляющими входами узла селекции, первый инверсныйвход четвертого элемента И и первый прямой вход пятогоэлемента Иподключены к соответствующему входупятой группы входов узла селекции,первый инверсный вход шестого элемента И и первый прямой вход седьмого элемента И подключены к соответствующему входу шестой группывходов узла селекции, второй и третий прямые входы четвертого элемента И, второй инверсный и третий прямой входы пятого элемента И, второйпрямой и третий инверсный входы шестого элемента И и второй и третийинверсные входы седьмого элемента Иподключены к соответствующим входам .четвертой группы входовчетвертыепрямые входы четвертого, пятого,шестого и седьмого элементов И подключены к четвертому управляющемувходу узла селекции, во втором разряде каждой тетрады узла селекциипервые прямые входы первого, второго и третьего элементов И соединеныс соответствующими входами первой,второй и третьей групп входов узласелекции, а вторые прямые входы этихэлементов И соединены соответственно с первым, вторым и третьим управляющими входами узла селекции, первый инверсный и второй прямой входычетвертого элемента И, первый пря-.мой и второй инверсный входы пятогоэлемента И и первый прямой, вход шестого элемента И подключены к соответ ствующим входам пятой группы вхо ,дов узла селекции, первый инверсныйи второй прямой входы, седьмого элемента И, первый прямой и второй инверсный входы восьмого элемента И ипервый прямой вход девятого элемента И подключены к соответствующимвходам шестой группы входов узла селекции, третий прямой вход четвертого элемента И, третий и четвертыйпрямые входы пятого элемента И, второй инверсный и третий прямой входышестого элемента И, третий инверсныйвход седьмого элемента И, третийпрямой и четвертый инверсный входывосьмого элемента И и второй и трЕтий инверсные входы девятого элемента И подключены к соответствующимвходам четвертой группы входов уз/ла селекции, четвертые прямыевходы четвертого, шестого, седьмого З 0и девятого элементов И, а также пятые прямые входы пятого и восьмогоэлементов И соединены с четвертымуправляющим входом узла селекции, втретьем разряде каждой тетрады узла 35селекции первые прямые входы первого, второго и третьего элементов Исоединены с соответствующими входа.ми первой, второй и третьей группвходов узла селекции, а вторые прямые входы этих элементов И соединены соответственно с первым, вторыми третьим управляющими входами узласелекции, .первые инверсные и вторыепрямые входы четвертого и пятогоэлементов И, первый прямой вход шестого элемента И, первый и второйпрямые и третий инверсный входыседьмого элемента И подключены ксоответствующим входам пятой группы входов узла селекции, первыеинверсные и вторые прямые входывосьмого и девятого элементов И,первый прямой вход десятого элемента И первый и второй прямые и тре 55тий инверсный входы одиннадцатогоэлемента И подключены к соответствующим входам шестой группы входовузла селекции, третьи прямые входычетвертого и пятого элементов И,второй инверсный и третий прямой60входы шестого элемента И, четвертыйи пятый прямые входы седьмого элемента И, третьи инверсные входывосьмого и девятого элементов И,второй и третий инверсные входы де сятого элемента И, четвертый прямойи пятый инверсный входы одиннадцатого элемента И.подключены к соответствующим входам четвертой группывходов узла селекции, четвертые прямые входы четвертого, пятого, шестого, восьмого, девятого и десятогоэлементов И, а также шестые прямыевходы седьмого и одиннадцатого элементов И соединены с четвертым управляющим входом узла селекции, вчетвертом разряде каждой тетрадыузла селекции первые прямые входыпервого, второго и третьего элементов И соединены с соответствующимивходами первой, второй и третьейгрупп входов узла селекции, а вторыепрямые входы этих элементов И соединены соответственно с первым,вторым и третьим управляющими входами узла селекции, первые инверсные и вторые прямые входы четвертого, пятого и шестого элементов И,первый прямой вход седьмого элемента И, а также первый, второй и третий прямые и четвертый инверсныйвходы восьмого элемента И подключены к соответствующим входам пятой группы входов. узла селекции,первые инверсные и вторые прямыевходы девятого, десятого и одиннадцатого элементов И, первый прямойвход двенадцатого элемента И, а также первый второй и третий прямыеи четвертый инверсный входы двенадцатого элемента И подключены к соответствующим входам шестой группывходов узла селекции, третьи прямые входы четвертого, пятого и шестого элементов И, второй инверсныйи третий прямой входы седьмого элемента И; пятый и шестой прямые входы восьмого элемента И, третьи инверсные входы девятого, десятого иодиннадцатого элементов И, второйи третий инверсные входы двенадцатого элемента .И и пятый прямой ишестой инверсный входы тринадцатого элемента И подключены к соответствующим входам четвертой группывходов узла селекции, четвертый прямой вход четвертого, пятого, шестого, седьмого, девятого, десятого, одиннадцатого и двенадцатого элементов И, а также седьмой прямой вход восьмого и тринадцатого элементов И соединены с четвертым управляю. щим входом узла селекции.На фиг.1 приведена структурнаясхема арифметико-логического устройства; на фиг.2 - 5 - функциональные схемы соответственно первого, второго, третьего и четвертого разряПов 1-ой тетрады узла селекции.АЛУ, изображенное на фиг.1, содержит два входных регистра 1 и 2, зел 3 транзита, инвертирования и уздесятичной коррекции, узел 4 формирования логических функций, узел 5формирования межтетрадных переносов,узел б лотетрадного суммирования,узел 7 селекции, десятичный корректируюшийсумматор 8, выходной регистр 9, управляющий вход 10, причем входы узла 3 транзита, инвертирования и десятичной коррекции соединены с прямыми 11 и инверсными 12выходами первого входного регистра 1, а выходы подключены к первойгруппе входов узла 4 формированиялогических функций, к второй Группевходов которого подключены выходывторого входного регистра 2, пер 1вая 13 и вторая 14 группы выходов,предназначенные для формирования соответственно значений функций И иИЛИ узла 4 формирования логическихфункций, соединены соответственнос первой и второй группами входовузла 5 формирования межтетрадныхпереносов и узла 7 селекции, третья 15 группа выходов, предназначен-ная для формирования значения функции фИсключающее ИЛИ узла 4 формирования логических Функций, соединена с третьей группой входов узла 7 селекции, четвертая группа входов.которого соединена с выходами 16узла 5 формирования межтетрадных переносов, первая и вторая группы вхо дов узла б потетрадного суммирования подключены соответственно к выходам узла 3 транзита, инвертирования и десятичной коррекции и второго входного регистра 2, вход десятичного корректирующего сумматора 8 соединен с выходом 17 узла 6 потетрадного суммирования и с пятой группой входов узла 7 селекции, шестая дополнительная группа входов которого соединена с выходом 18 десятичного корректируюшего сумматора 8, выход 19 узла 7 селекции соединен с входом выходного регистра 9.Первый разряд 1-ой тетрады узла 7 селекции, изображенный на фиг.2, содержит элемент И 20, первый прямой вход которого соединен с выхо дом 6 значения функции И узла 4 формирования логических функций, значение 6 поступает.:на вход узла 7 селекции при наличии на втором прямом входе элемента И 20 управляющего сигнала 21, элемент И 22, первый прямой вход которого соединен с выходом Т. значения функции ИЛИ узла 4 формирования логических функций, значение Т поступает на выход узла 7 селекции при наличии на втором прямом входе элемента И 22 управляющего сигнала 23, элемент И 24, первый прямой вход которого соединен с выходом Н значения функции Исключающее ИЛИ узла 4 Формирования логических функций, значение Н; поступает на вход узла 7ЗО Второй разряд 1-ой тетрады узла 7 .селекцйи изображенный на фиг.3 содержит элемент И 32, первый прямой, вход которого соединен с выходом 6 значения Функции И узла 4 Формирова ния логических функций, значение 0поступает на выход узла 7 селекции при наличии на втором прямом входе элемента И 32 управляющего сигнала 21 элемент И 33, первый прямой вход ко торого соединен с выходом Т ц значения функции ИЛИ узла 4 Формирования логических функций, значение Т; поступает на выход узла 7 селекции при наличии на втором прямом входе 45 элемента И 33 управляющего сигнала 23, элемент И 34, первый прямой вход которого соединен с выходом Н, значения функции Исключаюшее ИЛИ узла 4 формирования логических функций, значение Нпоступает на выход узла 7 селекции при наличии на втором прямом входе элемента, И 34 управляющего сигнала 25, выход Я; значения суммы узла 6 потетрадного суммирования соединен с первым инверсным входом элемента И 35 и первым прямым входом элемента И 36, а выход Я; соединен с вторым прямым входом элемента И 35, вторым инверсным входом, элемента И 36 и с 60 первым прямым входом элемента, И 37,выход Я. значения суммы десятично го корректируюшего сумматора 8 соединен с первым инверсным входом элемента И 38 и первым прямым входомэлемента И 39, а выход Я ц соединен 5 10 15 20 25 селекции при наличии на втором прямом входе элемента И 24 управляющего сигнала 25, выход Я; значения суммы узла 6 потетрадного суммирования соединен с первым инверсным входом элемента И 26 и с первым прямым входом элемента И 27, выход Яб значения суммы десятичного коррек тируюшего сумматора 8 соединен с первым инверсным входом элемента И 28 и с первым прямым входом элемента И 29, выход Сузла 5 формиро вания межтетрадных переносов соединен с вторыми прямыми входами элементов И 26 и И 28 и с вторыми инверсными входами элементов И 27 и 29, выход С; узла 5 формирования межтетрадных переносов соединен с третьими прямыми входами элементов И 26 и И 27 и третьими инверсными входами элементов И 28 и И 29, при наличии управляющего сигнала 30 на четвертых прямых входах элементов И 26 " 29 происходит с соответствуюшим преобразованием перЕдача информации с входов элементов И 26 29 на выход узла 7 селекции, эле. мент ИЛИ 31, входы. которого .соединены с выходами элементов И 20, 22, 24, 26, 27, 28 и 29с втОрым прямым вхОДОм элемента38, вторым инверсным входом элемента И 39 и с первым прямым входомэлемента И 40, выход Сузла 5формирования межтетрадных переносовсоединен с третьими прямыми входами элементов И 36 и 39 с вторыми инверсными входами элементов И 37 и40, выход С соединен с третьимипрямыми-входами элементов И 35 и 37,стретьнми инверсными входами элементов И 38 и 40, с четвертым прямым входом элемента И 36 и четвертым инверсным входом элемента И 39,при наличии управляющего сигнала 30на четвертц прямых входах элементов. И 35, 37, 38 и 40 и на пятыхпрямых входах элементов И 36 и 39происходит передача информации свходов элементов И 35 - 40 на выходузла 7 селекции, элемент ИЛИ 41,входы которого соединены с выходами элементов И 32 - 40./Третий разряд-ой тетрады узла 7селекции, изображенный на фиг,4,содержит элемент И 42, первый пря- "ф4 ой вход которого соединен с выходом63; значения Функции И узла 4 формирования логических функций, значение 6 у поступает на выход узла 7селекции при наличии на втором прямом входе элемента И 42 управляющего сигнала 21, элемент И 43, первыйпрямой вход которого соединен с выходом Ту значения функции ИЛИ узла 4 формирования логических функцийзначение Т ; поступает на выход узла 7 при наличии на втором прямом входе элемента И 43 управляющего сигнала 23, элемент И 44, первый прямой вход которого соединен с выходом НЭ; значения функции Исключающее ЙЛИф узла 4 Формирования логических Функций, значение Н; поступает на выход узла 7 селекции при наличии на втором прямом входе элемента И 44 управляющего сигнала 25, выход Б значения суммы узла б по- тетрадного суммирования соединен с первым инверсным входом элемента И 4 и с первым прямым входом элемента И 46, выход Б 1; суммы узла б по- тетрадного суммирования соединен с первым инверсным входом элемен та И 47 и вторым прямым входом элемента И 46, выход Б 3 суммы узла б потетрадного суммирования соединен с вторыми прямыми входами элементов И 45 и 47, с первым прямым входом элемента И 48 и с третьим инверс1 ным входом элемента И 46, выход Я значения суммы десятичного коррек тируюшего сумматора 8 соединен с первым инверсным входом элемента И 49 и с первым прямым входом элемента И 50, выход Б 1; значения суммы десятичного корректирующего сумматора 8 соединен с первым инверсным входом элемента И 51 и с вторым прямым входом элемента И 50, выход Б,суммы десятичного корректирующегосумматора 8 соединен с вторыми прямыми входами элементов И 49 и 51, с5 первым прямым входом элемента И 52,и с третьим инверсным входом элемен 1та И 50, выход С;узла 5 Формирования межтетрадных переносов соединен,с вторыми инверсными входами эле 10 ментов И 48 и 52, с четвертыми пря-мыми входами элементов И 46 и 50,выход С соединен с третьими прямымивходами элементов И 45, 47 и 48, спятым прямым входом элемента И 46,с третьими инверсными входами элементов И 49, 51 и 52 и с,пятым инверсным входом элемента И 50, приналичии управляющего сигнала 30 начетвертых прямых входах элементов И45, 47, 48, 49, 51,и 52 и на шестыхпрямых входах элементов И 46 и 50происходит с соответствующим преобразованием передача информации с входов элементов И 45 - 52 на выход узла 7 селекции, элемент ИЛИ 53, входы которого соединены с выходамиэлементов И 42 - 52,Четвертый разряд 1-ой тетрады узла 7.селекции, изображенный на фиг.5содержит элемент И 54, первый пря 30 мой вход которого соединен с выходом С 4; значения функции И узла 4формирования логических функций,значение 04 поступает на выход узла 7 селекции при наличии на втором35 прямом входе элемента И 54 управляющего сигнала 21, элемент И 55, первый прямой вход которого соединенс выходом. Т 4 Значения функции ИЛИузла 4 Формирования логических фуйк 40 ций, значение Т 4; поступает на выход узла 7 селекции при наличии навтором прямом входе элемента И 55управляющего сигнала 23, элемент И56, первый прямой вход которого сое 45 динен с выходом Н 4; значения функции Исключающее ЙЛИ узла 4 формирования логических функций, зна 5 ченйе Н 4; поступает на выход узла 7 селекции при наличии на второмпрямом входе элемента И 56 управляющего сигнала 25, выход Бзначениясуммы узла б потетрадного суммирования соединен с первым инверснымвходом элемента И 57 и с первым прямым входом элемента И 58, выход Б 1:55 значения суммы узла 6 потетрадного.суммирования соединен с первым инверсным входом элемента И 59.и свторым прямым входом элемента И 58,выход Я; значения суммы узла 6 по 60 тетрадного суммирования соединен спервым инверсным входом элемента И60 и е третьим прямым входом элемента И Ф 8, выход Б 4; значения суммыузла б потетрадного суммирования сое 65 динен с вторыми прямыми входами элементов И 57, 59 и 60, с первым прямым входом элемента И 61 и с четвертым инверсным входом элемента И 58,1выход Б значения суммы десятичного корректирующего сумматора 8 соединен с первым инверсным входом элемента И 62 и с первым прямым входомэлемента И 63, выход Б значения1суммы десятичного корректирующегосумматора 8 соединен с первым инверсным входом элемента И 64 и свторым прямым входом элемента И 63,выход Я; значения суммы десятичного корректирующего суМматора 8 соединен с первым инверсным входом элемента И 65 н с третьим прямым входом элемента И 63, выход Я; значения суммы десятичного корректирующего сумматора 8 соединен с вторыми прямыми входами элементов И 62,64 и 65, с первым прямым входом элемента И 66 и с четвертым инверснымвходом элемента И 63, выход С;узла 5 формирования межтетрадных переносов соединен с вторыми инверсными входами элементов И 61 и бб ис пятыми прямыми входами элементов И58 и 63, выход С; соединен с третьими прямыми входами элементов И 57,59, 60 и 61, с третьими инверснымивкодами элементов И 62, 64,65 и бб,с шестым прямым входом элемента И 58и с шестым, инверсным входом элемента И 63, .при наличии управляющегосигнала 30 на четвертых прямых вхо."дах элементов И 57, 59, 60, 61, 62,64, 65 и бб н на седьмых прямых входах элементов И 58 и 63 происходитс соответствующим преобразованиемпередача информации с входов элементов И 57 - 66 на выход узла 7 се,лекции, элемент .ИЛИ 67, входы которого соединены с выходами элементов И 54 - бб,В АЛУ входные регистры 1 и 2 мотут быть выполнены на двухтактных 1 у-триггерах, Предполагается, чтоузел транзита, инвертирования и десятичной коррекции, узел 4 формирования логических функций, узел 5формирования межтетрадных переносов,узел б потетрадного суммирования,узел,7 селекции и десятичный корректирующий сумматор 8 выполнены в виде комбинационных схем. В качестве узла 3 транзита, инвертирования и десятичной коррекции используетсякоммутационная схема, содержацая в каждом разряде элементы И, выходы которых соединены с входами элемента ИЛИ, а также содержацая потет" радный сумматор, .прибавляющий число 6 (двоичный код.0110) к значению, поступающему с йрямого выхода 11 первого входного, регистра 1. Узел 4 формирования логических фукнций содержит в каждом разряде элементы И,ИЛИ, исключающее Ил Узел 5 формирования межтетрадных переносов выполнен на элементах И-ИЛИ и формирует групповой перенос в каждую тетраду по параллельной схеме. Узел б потетрадного суммирования содержит в каждой тетраде сумматор с параллельным переносом, Узел 7 селекции выполнен на элементах И и ИЛИ, его функциональная схема приведена О на фиг.2 - 5. Десятичный корректирующий сумматор 8 содержит коммута-.тор на элементах И-ИЛИ, содержаций на входе потетрадный сумматор, прибавляющий число 10 к значению, посту 15 пающему на его вход, с игнорированием возникаюцего при этом переносаиз тетрады (этим самым осуществляется вычитание шести) . Выходной регистр 9 может быть реализован на 20 двухтактных О-триггерах.АЛУ работает следующим образом.1. Выполйение логических операцийОперанды поступают на выходныерегистры 1 и 2, узел 3 транзита, 25 инвертирования и десятичной коррекции пропускает информацию транзитом(без преобразования). С помощью узла 4 Формирования логических функций выполняют логические операцииэлементы И, ИЛИ, исключающее ИЛИ.Группы выходов 13 - 15 соединены сгруппами входов узла 7 селекции, науправляющий вход которого подан сигнал нужной логической операции, после чего на выходе узла 7 селекциипоявляется результат, который записывается в выходной регистр 9.2. Выполнение операций десятичной арифметики40а) Операнды имеют одинаковые знаки. В этом случае они обрабатываются в прямых кодах. Операнды поступают на входные регистры 1 и 2. Узел3 транзита, инвертирования и десятичной коррекции осуществляет уве личение каждой десятичной цифры нашесть, Иежтетрадные переносы в узле 5Формируются с учетом избытка, введенного в каждую десятичную цифру.В узле 6 потетрадного суммирования 50 производится потетрадное сложениеоперандов, поступающих на входы узла б. Десятичный корректирующийсумматор 8 осуществляет уменьшениекаждой потетрадной суммы, поступаю щей с выхода узла 6 потетрадногосуммирования, на шесть. В узле 7селекции осуществляется прибавлениек значениям сумм 1-ой тетрады, поступающим на пятую и шестую группы 60 входов узла 7 селекции соответственно с выходов узла б потетрадногосуммирования и десятичного корректирующего сумматора 8, значения переноса С;. в данную тетраду, котороефоРмиРУется Узлом 5 Формированиямежтетрадных переносов. При этом,если возник перенос из 1-тетрады С,то на выход поступает результат, учитывающий введенный избыток шесть,если перенос из тетрады не возник,то на выход поступает результат тетрады, который получен без учета избытка шесть. Знак результата определяется знаками операндов.б) Операнды имеют разные знаки.Операнд с положительным знаком по 10дается во входной регистр 2, операндсо знаком минус - во входной регистр 1, В этом случае узел 3 траизита, инвертирования и десятичнойкоррекции осуществляет инвертирование операнда, этим самым вноситсяизбыток шесть в каждую тетраду. Далее вычислительный процесс происходит аналогично рассмотренному в п.2 а. Если результат получается сознаком минус, то для получения прямого кода отрицательного числа результат пбступает но входной регистр 1, а во входной регистр 2 записываются нули. Затем все происходит аналогично, как при сложениидесятичных чисел, описанном в данном пункте.3. Выполнение операций двоичнойарифметики. Если операнд необходимовычесть, то он поступает на входнойрегистр 1. При сложении узел 3 транзита, инвертирования и десятичнойкоррекции пропускает информациютранзитом,а при вычитании - осуществляет инверсию операнда. Десятичный корректирующий сумматор 8 пропускает информацию транзитом,. Востальном процесс происходит аналогично рассмотренному в и. 2 а, однако, независимо от того, возник. 40перенос из 1-ой тетрады или нет,.результат получается одинаковый,так как на выходах узла б потетрадного суммирования и десятичного корректирующего сумматора 8 находятсяодинаковые значения.Таким образом, предлагаемое АЛУпозволяет повысить быстродействиепутем исключения узлов формированиявнутритетрадных переносов, за счетчего уменьшается количество последовательно соединенных узлов обработки информации,55формула изобретения1, Арифметико-логическое устройство, содержащее входные регистры, узел транзита, инвертирования и десятичной коррекции,узел формиро-. 60 нания логических функций, узел формиронания межтетрадных переносов, узел селекции и ныходной регистр, входы которого соединены с выходами узла селекции, входы узла тран зита, инвертирования и десятичнойкоррекции соединены с прямыми и инверсными выходами первого входногорегистра, а выходы подключены кпервой группе входов узла. формирования логических функций, втораягруппа входов которого соединена свыходами второго входного регистра,первая и вторая группы выходов узлаформирования логических функций,соединены соответственно с первой ивторой группами входов узла формирования межтетрадных переносов и узласелекции; третья группа выходов узла формирования логический функцийподключена к третьей группе входовузла селекции, четвертая группа входов которого соединена с выходамиузла формирования межтетрадных переНосов, группа управляющих входов узла транзита инвертирования и десятичной коррекции и узла селекцииподключена к управляющему входу устройства, о т л и ч а ю щ е е с ятем, что, с целью повышения быстродействия, устройство содержит узелпотетрадного суммирования и десятичный корректирующий сумматор, причемвходы узла потетрадного суммированияподключены к выходам узла транзита,инвертирования и десятичной коррекции и второго входного регистра, авыходы подключены к входам десятичного корректирующего сумматора и пятой группе входон узла селекции,шестая группа вяодов которого подключена к выходам десятичного корректирующего сумматора, управляющийвход которого соединен с управляющим входом устройства,2, Устройство по и. 1, о т л ич а ю щ е е с я тем, что узел селекции, разряды которого сгруппированы в тетрады, содержит в каждомразряде элементы И и ИЛИ, причем выходы элементов И подключены к входамэлемента ИЛИ, выход которого соединенс выходом соответствующего разряда узла селекции, причем в первомразряде каждой тетрады узла селекциипервые прямые входы первого, второго и третьего элементов И соединеныс соответствующими входами первой,второй и третьей групп входов узласелекции, а вторые прямые входыэтих элементов И соединены соответственно с перным, вторым и третьимуправляющими входами узла селекции,первый инверсный вход четвертогоэлемента И и первый прямой нход пятого элемента И подключены к соответствующему входу пятой группы входон узла селекции, первый инверсныйвход шестого элемента И и первыйпрямой вход седьмого элемента И подключены к соответствующему входушестой группы входов узла селекции,второй и третий прямые входы четвер.того элемента И, второй инверсный итретий прямой входы пятого элемента И, второй прямой и третий инверсный входы шестого элемента И, второй и третий инверсные входы седьмого элемента И подключены к соответствующим входам четнертой группывходов узла селекции, четвертые прямые входы четнертого, пятого, шестого и седьмого элементов И подключены к четвертому управляющему входу 1 Оузла селекции, во втором разрядекаждой тетрады узла:селекции первыепрямые входы первого, второго и третьего элементов И соединены с соответствующими входами первой, второйи третьей групп входов узла селекции,а вторые прямые входы этих элементов И соединены соответственно спервым, вторым и третьим управляющими входами узла селекции, первый инверсный и второй прямой входы четвертого элемента И, первый прямой ивторой инверсный входы пятого элемента И и первый прямой входшестого элемента И подключены к соответствующим входам пятой группы входовузла селекции, первый инверсный ивторой прямой входы седьмого элемента И, первый прямой и второй инверсный входы восьмого элемента Йи первый прямой вход девятого элемента Иподключены к соответствующим входамшестой группы входов узла селекции,третий прямой вход четвертого элемента И, третий и четвертый прямыевходы. пятого элемента И, второй инверсный и третий прямой входы шестого элемента И, третий инверсный входседьмого элемента И, третий прямойи четвертый инверсный входы восьмого элемента И, второй и третий ин 4 Оверсные входы девятого элемента Иподключены к соответствующим Входамчетвертой группы входов узла селекции, четвертые прямые входы четвертого, шестого, седьмого и девятогоэлементов И, а также пятые прямыевходы пятого и восьмого элементов Исоединены с четвертым управляющимвходом узла селекции, в третьем разряде каждой тетрады узла селекциипервые прямые входы первого, второгои третьего элементов И соединены с.соответствующими входами первойвторой и третьей групп входов узласелекции, а вторые прямые входы этихэлементов И соединены соответственно с первым, вторым и третьим управляющими входами узла селекции, первые инверсные и вторые прямые входычетвертого и пятого элементов И,первый прямой вход шестого элемента И и первый и нторой прямые и третий инверсный входы седьмого элемента И подключены к соответствующимвходам пятой группы входов, узла селекции, первые инверсные и вторые 65 прямые входы восьмого и девятогоэлементов И, первый прямой вход десятого элемента И, первый и второйпрямые и третий инверсный нходы одиннадцатого элемента И подключены ксоответствующим входам шестой группы входов узла селекции, третьи прямые входы четвертого и пятого элементов И, второй инверсный и третийпрямой входы шестого элемента И,четвертый и пятый прямые входы седьмого элемента И, третьи инверсныевходы восьмого и девятого элементов И, второй и третий инверсные входы десятого элемента И, четвертыйпрямой и пятый инверсный входы одиннадцатого элемента И подключены ксоответствующим входам четвертойгруппы входов узла селекции, четвертые прямые входы четвертого, пятого,шестого, восьмого, девятого и десятого элементов И, а также шестыепрямые входы седьмого и одиннадцатого элементов И соединены с четвертымуправляющим входом узла селекции, нчетвертом разряде каждой тетрады узла селекции первые прямые входы первого, второго и третьего элементов Исоединены с соответствующими входами первой, второй и третьей .группвходов узла селекции, а вторые прямыевходы этих элементов И соединены соответственно с первым, вторым и третьим управляющими входами узла селекции, первые инверсные и вторыепрямые входы четвертого, пятого ишестого элементов И, первый прямойвход седьмого элемента И, а такжепервый, второй и третий прямые ичетвертый инверсный входы восьмогоэлемента И подключены к соответствующим входам пятой группы входовузла селекции, первые инверсные ивторые прямые входы девятого, десятого и одиннадцатого элементов И,первый прямой вход двенадцатого элемента И, а также первый, второй итретий прямые и четвертый инверсныйвходы тринадцатого элемента И подкдючены к. соответствующим входамшестой группы входов узла селекции,третьи прямые входы четвертого, пятогои шестого элементов. И, нторойинверсный и третий прямой входы седьмого элемента И, пятый и шестой прямые входы восьмого элемента И, третьи,инверсные входы девятого, десятого и одиннадцатого элементов И,второй и третий инверсные входы двенадцатого элемента И, пятый прямойи шестой иннерсный входы тринадцатого элемента И подключены к соответствующим входам четвертой группывходов узла селекции, четвертыйпрямой вход четвертого, пятого, шестого, седьмого, девятого, десятого,одиннадцатого и двенадцатого элементов И,а также седьмой .прямой вход922727 1,7 18 фИЙ восьмого и тринадцатого элементов исоединены с четвертым управляющимвходом узла селекции.Источники информации,принятые во внимание при экспертизе1, Каган .Б,М. и др. Цифровые вычислительные машины и системы. МЭнергия, 1973, с. 320. 2, Дроздов Е.А. и др. Электронные вычислительные машины единойсистемы. М., Машиностроениеф, 1976, с. 206-21353. Авторское свидетельство СССР ю заявке Р 2482046, кл. 6 06 Г 7/38, 1977 (прототип),
СмотретьЗаявка
2638168, 05.07.1978
МИНСКИЙ РАДИОТЕХНИЧЕСКИЙ ИНСТИТУТ МВССО БССР
ЦЕСИН БОРИС ВУЛЬФОВИЧ, ШОСТАК АЛЕКСАНДР АНТОНОВИЧ
МПК / Метки
МПК: G06F 7/38
Метки: арифметико-логическое
Опубликовано: 23.04.1982
Код ссылки
<a href="https://patents.su/11-922727-arifmetiko-logicheskoe-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Арифметико-логическое устройство</a>
Предыдущий патент: Конвейерное устройство для одновременного выполнения арифметических операций над множеством чисел
Следующий патент: Устройство для формирования сигнала переноса при суммировании многофазных кодов
Случайный патент: Вращающаяся печь