Имитатор канала

(22) (46) (71) рукт "Сис (72) (53) (56) Р 11 М 11циальное консеское бюро Воронежское спрско-технологиемпрограмм"В.В.Сюрдяев и681,326.74Авторское с4927, кл. С 06торское свидет5490, кл. С 06 А,А.Старод(08 вид воСС тельс Р 11/ льств Р 11/ О, 1983,СССРО, 1986. У 13(57) Илитель пользо ки пер(фиг.1 вной п ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР Н АВТОРСКОМУ ИМИТАТОР КАНАЛА обретение относится к вычис-, ой технике и может быть исано для контроля и диагиостиферийных устройств, имеющих Изоьретение относится к вычислительной технике и может быть использовано для технического обслуживания и ремонта цифрового оборудования и периферийных устройств ЭВМ, имеющих выход на системный интерфейс 2 К (для ЭВМ типа СМ, СММ).Целью изобретения является сокращение аппаратурных затрат имитатора.На фиг.1 представлена блок-схема имитатора канала; на фиг.2-7 - функциональная схема блока управления, счетчика адреса постоянной памяти, счетчика инкрементирования, генератора тактов, коммутатора сигнала выборки и блока ввода.Имитатор содержит. ) блок 1 ввода, блок 2 операти амяти выход на системный интерфейс 2 К(для ЭВМ типа СМ, СММ), при техническом обслуживании и ремонте.Целью изобретения является сокращение аппаратурных затрат имитатора.Цель достигается тем, что в имита"тор, содержащий блок оперативнойпамяти, дешифратор типа команды, ком.мутатор сигнала выборки, блок ввода,регистры приема и выдачи информации,блок постоянной памяти, счетчикиадреса постоянной и оперативной памяти, счетчик инкрементирования, регистр адреса оперативной памяти, регистр режимов и генератор тактов,введены регистр интерфейсных сигналов, регистр готовностей и схемасравнения. 7 ил.(ОЗУ), дешифратор 3 типа команды, коммутатор 4 сигнала выборки, бло 5 регистров обмена и устройства 6 управления. Блок 5 регистров обмена состоит из регистра 7 приема информации, регистра 8 выдачи информации и регистра 9 интерфейсных сигналов.Устройство 6 управления содержит (фиг.2) счетчик 10 адреса постоянной памяти, схему 11 сравнения, счетчик 12 инкрементирования, счетчик 13 адреса оперативной памяти, регистр 14 адреса оперативной памяти, блок 15 постоянной памяти (П 1 ЗУ), генератор 16 тактов, регистр 17 режимов и регистр 18 готовности.Для реализации обмена по системному интерфейсу 2 К в имитаторе пре46755630 Счетчик 10 устанавливает адрес слова ППЗУ с требуемой совокупностью микрокоманд.Счетчик 12 формирует сигнал для инкрементирования счетчика 10 по условию переполнения М + 1, где Х - содержимое слова блока 2.Счетчик 13 определяет адреса сло- ва ОЗУ, по которому вводится или выводится информация.Регистр 14 обеспечивает хранение адреса ОЗУ адресной команды прог- раммые 50 дусматриваются выводы для шин 19 выборки (ВБРО-К, ВБР 1-К), шин 20 приема информации (шин О-Т - 5-Т), шин21 выдачи информации (шин О-К - 15-К),9шин 22 интерфейсных сигналов (ВП-К,ОСТ-К, ПСБ-К, ВД-К, ПР-К, ОСБ-К),шин 23 готовности (ГТО-Т, ГТ 1"Т).Данные программы (команды, операнды, константы) записываются в10блок 2 (имеющего организацию 64 х 16разрядов), начиная с ячейки, адресуемои счетчиком 13 Установка адресаОЗУ в счетчик 13 осуществляется изблока 1. 15Блок 3 дешифрирует выставляемоена выходе блока 2 словопо признакутипа команды (ввода-вывода или адресной), управляет записью разрядов кода операции команд в счетчик 10 иразрешает работу коммутатора 4 попризнаку команды ввода-вывода.Прием информации от внешнего устройства по шинам О-Т - 15-Т и хранения ее осуществляются в регистре 7,выдача содержимого ячейки блока 2 вовнешнее устройство по шинам О-К -15-К производится через регистр 8,а Формирование управляющих потенциалов - по шинам 22 (ВП-К, ОСТ-К,ПСБ-К, ВД-К, ПР-К, ОСБ-К) регистром9.Устройство 6 обеспечивает работуимитатора по принципу микропрограммного управления, организует процедуру ввода-вывода и логическую обработку вводимой информации по программе, составленной на основе принятого перечня команд команд ввода-вывода (с выдачей сигнала ВП-К ибез него) и адресных команд, необхо 40димых и достаточных для составленияпрограммы, позволяющей произвестиполноценную проверку внешнего устройства по системному интерфейсу 2 К. Блок 15 обеспечивает хранениемикрокоманд и условий для команд санализом условий.Генератор 16 генерирует последовательность из шести тактов, необходимьх для временной привязки всехмикроопераций устройства.Регистр 17 режимов работы задаетодин из трех режимов работы устройства: автоматический, полуавтоматический или ручной.Регистр 18 готовности фиксируетналичие действующих потенциалов нашинах 23 готовности ГТО-Т, ГТ 1-Т иразрешает при их наличии инкрементирование счетчика 10.Счетчик 10 адреса постоянной памяти содержит (фигф 3) элементы И"ИЛИНЕ 24-28, элементы НЕ 29-33, элементИ-НЕ 34, элемент НЕ 35, элементы И-НЕ36-39, счетчики 40 и 41 и элементИ-НЕ 42.Счетчик 12 инкрементирования содержит (Фиг,4) элемент НЕ 43, счетчики 44-47, элементы И-НЕ 48 и 49,Генератор 16 тактов содержит(фиг.5) задающий генератор 50, состоящий из элементов НЕ 51, резисторов 52, кварцевого резонатора 53 иконденсатора 54,счетчики 55 и 56,элементы И-НЕ 57, триггеры 58 и 59,элементы И-НЕ 60-64, дешифратор 65,конденсатор 66, элементы НЕ 67 и 68,управляющий вход 69, вход 70 пускаи вход 71 разрешения,Коммутатор 4 сигнала выборки содержит (фиг.6) элемент НЕ 72, триггер 73.и элементы И 74 и 75.Блок 1 ввода содержит (фиг7) счетчик 76, дешифратор 77, элементыИЛИ-НЕ 78-82, элементы НЕ 83-86, элементы И-НЕ 87 и 88, элемент 89 срав"нения, триггер 90, элемент И"НЕ 91,элемент ИЛИ"НЕ 92, элемент НЕ 93,элемент И-НЕ 94, триггер 95, элементИЛИ-НЕ 96, элементы И-НЕ 97 и 98,триггер 99, элемент И-НЕ 100, счетчик 101, элемент ИЛИ-НЕ 102, дешифратор 103, буферный регистр на триг"герах 104-119, кнопки 120 клавиатуры,диоды 121 и конденсаторы 122. Нафиг.1-7 показаны также связи 123-131между блоками имитатора.Имитатор канала работает следующим образом.В блок 2 с помощью клавиатуры данных.блока 1 при адресном управленииот счетчика 13 заносятся команды7556 5 146 (из принятого перечня команд) и данные программы. Интерфейсный блок контролируемого внешнего устройства подключается к выводам 19"23 устройства.При нажатии кнопки "Пуск" клавиатуры управления блока 1 включается генератор 16, обеспечивающий, начиная с пятого такта, временную последовательность тактов и выполнение программы, начиная с команды, адресуемой счетчиком 13.Блок 3 анализирует шестнадцатиразрядное слово ОЗУ (О - старший, 15 - младший разряды слова) на признак типа команды по разрядам 0-5 и разрешает запись разрядов 0-4 блока 2 (в случае адресных команд) нли разрядов 5-9 (в случае команд ввода- вывода) в пять старших разрядов семиразрядного счетчика 10 (два младших разряда счетчика 10 в этой операции обнуляются). Запись указанных разрядов в счетчик 10 производит установку блока 15 по адресу, начиная с которого, в объеме четырех со.седних ячеек ППЗУ хранится совокупность и последовательность микро- команд для выбираемой иэ ОЗУ команды;Адресация в пределах области хранения микрокоманд программной команды осуществляется двумя младшими разрядами счетчика 10.Наличие логической "1" на выходе блока 15 в разрядах 0-16 двадцатичетырехразрядного слова означает наличие соответствующей микрокоманды, каждая иэ которых выполняет конкретную операцию в имитаторе.Наличие "1" в разрядах 21-23 микрокоманды, подключенных к входу счетчика 10, означает разрешение анализа условий ветвления программы при выполнении определенных команд. При выполнении этих условий на первом такте счетчик 10 инкрементирует и, следовательно, уходит с адреса слова ППЗУ, где хранятся микрокоманды на случай невыполнения этого условия. В командах БЕС иБРБ анализируется наличие сигнала готовности (ГТили ГТ) иэ регистра 18 готовности. В команде СРВ анализируется признак равенства слова ОЗУ с содержимым регистра 7 со схемы 11 сравнения. В команде Х 52 анализируется признак переполнения счетчика 12. Инкрементирование счетчика 10 привыполнении одного из названных условий осуществляется при наличии навходе такта с выхода генератора 16.5Для остальных команд иэ принятого перечня разряды 21-23 не программируются,Команды выполняются циклами, циклработы устройства равен шести тактам, последовательность которых генерируется с выхода шестиразрядногодещифратора 65.Выполнение программной командыдлится не более четырех циклов, поэтому -старшие пять разрядов счетчика10 на время ее выполнения не изменяются, а смена совокупностей микрокоманд от цикла к циклу достигаетсяперебором его двух младших разрядов.В тактах 2-5 выполняются микрооперации, предусмотренные программнойкомандой, в шестом такте счетчик 1 Опо входу инкрементирует (в первом25 такте он может инкрементировать дополнительно только в командах с условием), переходит на следующий адрес и т.д. Последовательность процедур в пределах цикла определяется.30 номером такта.В последнем (иэ 4) машинном циклена выходе двадцатого разряда блока15 выставляется "1", поступающая навход счетчика 10 и обеспечивающаяв шестом такте запись нового адреса,в результате чего инициируется выполнение следующей программной команды,Коммутатор 4 (фиг,6) выдает уп 40 равляющие потенциалы по одному извыводов ВБРО-К, ВБР 1-К (для выборасоответствующей карты интерфейсногоблока подключаемого периферийногоустройства) по признаку команды вво 45 да-вывода на время ее выполнения,Если разряд 15 блока 2 содержит "0",то управляющий потенциал будет нашине ВБРО-К, если "1" - то на шинеВБР 1-К.Блок 5 осуществляет прием шестнадцатиразрядного слова с шин О-Т 15-Т от внешнего устройства при выполнении команды Е 1 В (по микрокоманде нулевого разряда блока 15) в ре 55гистр 7 приема выдачу на шины 0-КЭ15 К шестнадцатиразрядного слова иэОЗУ через регистр 8 выдачи по коман"де ОТА (выставляется микрокомандапервого разряда блока 15), формирует1467556интерфейсные сигналы ВП-К, ОСТ-К,ПСБ-К, ВД-К, ПР-К, ОСБ-К шестираэ"рядным регистром 9 (по микрокомандам второго-седьмого разрядон блока 15) при выполнении команд вводавывода. Временная привязка формирования интерфейсных сигналов регистром 9, приема и выдачи информациирегистрами 8 и 7 осуществляется генератором 16. Запись в блок 2 такжесинхронизируется генератором 16,По команде БТВ содержимое регист"ра 7 заносится н ячейку, адресуемуюсчетчиком 13 микрокомандой с восьмого разряда блока 15,Схема 11 сравнения работает всег"да, н отличие от счетчика 12, который инкрементирует содержимое ячейкиблока 2 девятым разрядом микрокоманды (при выполнении команды 18 У,). Измененное содержимое ячейки блока 2при наличии десятого разряда микрокоманды заносится в блок 2 по томуже адресу, по какому происходилосчитывание при выполнении команды,Запись в шестиразрядный счетчик13 осуществляется при выполнении адресных команд. Счетчик 13 в процедурах выполнения этих команд принимаетзначения адресов перехода или обращений, содержащихся н шести младшихразрядах слова ОЗУ выполняемой коман,ды при наличии микрокоманды разряда11 блока 15,Для хранения адреса слова ОЗУ выполняемой команды используется регистр 14, запись в который происходит с выхода счетчика 13 в моментобращения в блок 2 за следующей командой программы, Зались осуществляется с появлением логической "1" свыхода двенадцатого разряда блока 15.,После обращений,к ячейкам ОЗУ впроцессе выполнения адресных командадрес выполняемой команды переписывается из регистра 14 в счетчик 13под управлением тринадцатого разрядамикрокомаиды.При наличии логической "1" в четырнадцатом разряде микрокоманды вУчетвертом такте происходит инкрементирование счетчика 13, благодаря чему обеспечивается выход на адрес следующей команды программы.Регистр 17 режимов работы трехразрядный, сдвиговый, включенный покольцевой схеме. Поочередная установ"ка "1" на его выходах осуществляется с каждым нажатием соответствующейкнопки клавиатуры управления блока 1,Исходное состояние регистра - наличие "1" н гервом разряде - соответствует автоматическому выполнению программы, н котором возможен остановгенератора 16 только при выходе впрограмме на команду останова. Признаком останова генератора 16 в пятомтакте в этом случае является появление логической " 1" с пятнадцатогоразряда микрокоманды.Наличие "1" во втором разрядерегистра 17 соответствует полуавтоматическому режиму работы, которыйзаключается в том, что останов генератора 16 на пятом такте происходитпо окончании выполнения очереднойкоманды программы (при наличии лог,ческой "1" с выхода двадцатого разряда микрокоманды).Наличие "1" в третьем разрядерегистра 17 соответствует ручномурежиму работы имитатора. Останов генератора 16 происходит в каждом такте цикла,В любом случае продолжение работыустройства в выбранном режиме можетбыть продолжено при нажатии пусковойкнопки, сигнал с которой поступаетна вход пуска генератора 16.В двухраэрядный регистр 18 готовности осуществляется запись состоя- .ний шин ГТ-О, ГТот внешнего устройства для последующего программного анализа (при выполнении командБРС, ЗРЯ), причем при нулевом значении 15-го разряда этих команд проводится запись состояния шины ГТ-Ов первьй. разряд, а при единичном значении - во второй. Запись осуществляется при появлении логической "1" вшестнадцатом разряде микрокоманде.Нулевое содержимое ячейки ОЗУ приобращении счетчиком 13 за командойсоответствует пустой команде БОР,которая может использоваться каквременная задержка в программе, Если программа не использует весь обьемОЗУ и не содержит команды программного останова или в программе отсут"ствуют циклы ожидания и возврата,то по окончании программы счетчик13 последовательно инкрементируетв каждом четвертом такте (при наличии логической "1" в четырнадцатомразряде микрокоманды), после состояния 77 (в восьмерочном коде) обнч 1467556ляется и, начиная с адреса 0 сновавыполняется програима.С дешифратора 3 по связи 123 навход счетчика 10 поступают сигналыразрешения ПР.АДР или ПР.В-В, Первыйиз них (ПР,АДР) свидетельствующийо чтении из ОЗУ адресной коианды,коммутирует разряды 0-4 формата команды на информационные входы счетчиков 40 и 41, а второй (ПР.В), используя тот же путь следования -разряды 5-9 формата команд вводавывода. Запись укаэанных разрядов,определяющих адрес блока 15,начинаяс которого хранится микропрограммавыполнения команды, осуществляетсяэлементом И-НЕ 34 сигналом низкогоуровня, появляющимся в шестом тактепри наличии логической "1" с 20-горазряда блока 15 (П 2 20), ответственного за начало выполнения следующей программной команды,Перебор ячеек ППЗУ в пределах микропрограммы выполняемой команды осуществляется путем инкрементированиясчетчиков 40 и 41 по переднему фронту сигнала с выхода элемента И-НЕ 42.Инкрементирование счетчиков произ"водится по шестому такту (естественный инкремент) в отсутствие "1" навыходе 20-го разряда блока 15 (т.е.после параллельной записи в счетчики)и по первому такту (условный инкремент) в командах с анализом условий:для БРБ и БЕС признака готовности срегистра 18, для СРВ-признака равенства со схемы 11 сравнения, а для1 Б 2 - признака переполнения со счетчика 12. Признаки маскируются соответствующими разрядами 21-23 микрохоианды. Запись в счетчики 44-47 шестнадцатиразрядного слова ОЗУ осуществляется при выставлении логической "1" на выходе 10-го разряда блока 15 (которая выставляется при выполнении микропрограммы выполнения команды 1 Б 2), а инкремент - по выставлению "1" с выхода разряда 9 блока 15, в этом случае триггер фиксирует переполнение (сигнал переноса со счетчи" ка 47), на элементах И-НЕ 48 и 49 на время выполнения микропрограммы выполнения команды разблокируются. Элемент НЕ 43 необходим для создания действующего значения с 10-го разряда блока 15 (фиг.4). Генератор 16 (фиг.5) обеспечиваетгенерацию тактовых последовательнос"тей в одном иэ трех режимов, задаваемом регистром 17Триггер 58 вызывает сброс счетчика 55 (т,е. останов генератора) вследующих случаях,Если регистр 17 находится в сос 1 О тоянии "Команда", В этом случае втакте Тб по окончании выполнениятекущей команды (по признаку 201 )с выхода элемента И-НЕ 63 появляетсялогический "0, вызывая через эле 15 мент И-НЕ 64 сброс триггера 58,Айалогично в состоянии "Такт"происходит сброс триггера 58 послегенерации очередного такта от элемента И-НЕ 61.20 С помощью элемента И-НЕ 62 достигается останов в такте Т 5 по команде Н.Т (при ее выполнении выставляется логическая "1" с разряда 15микрокоманды).25 Триггер 59 и элемент И"НЕ 60 обеспечивают останов в такте Т 5 принажатии кнопки "Сброс" блока 1.Установка триггеров 58 в "1",т.е, продолжение работы генератОра30 осуществляется нажатием кнопки"Пуск" клавиатуры блока 1.С приходом сигнала низкого уровня, формируемого при ее нажатии,схемой одновибратора на элементах3557, 66 и 67 вырабатывается короткийотрицательный импульс, непосредственно вызывающий срабатывание триггера 58,Триггер 58 находится в единичном40 состоянии до момента появления положительного фронта с выхода элементаИ-НЕ 64 при появлении условий останова.Коммутатор 4 (фиг.б) выполнен наоснове триггера 73, управление которого осуществляется пятнадцатым(младшим) разрядом слова ОЗУ 15 .Состояния прямого и инверсного выходов триггера 73 коммутируются черезэлементы И 74 и 75 на шины выборкиинтерфейсных карт подключаемого внешнего устройства при наличии признака команды ввода-вывода (ПР.В-В) свыхода дешифратора 3.Блок 1 (фиг,7) структурно состоитиз схемы сканирования клавиатуры,схемы антидребезга, схемы выдачи управляющих воздействий и буферногорегистра клавиатуры, 1467556Буферный регистр клавиатуры, используемый в операциях записи в ОЗУ и установки начального адреса ОЗУ, выполнен на триггерах 104-119. Записью в регистр управляет схема, сос 5 тоящая из триггера 99, элемента ИНЕ 100, счетчика 101 и дешифратора 103.В исходном состоянии кнопкой10 СБР.ИНД. через элемент ИЛИ-НЕ 102 счетчик 101 сбрасывается, задавая тем самым старший разряд регистра, Запись в него ("0" или "1") осуществляется при нажатии кнопок данных (0-7). При первом нажатии по сигналу с элемента И-НЕ 94 сбрасывается триггер 99 и остается в этом состоянии до последнего (шестого) нажатия (т,епока нв заполнится весь буфер). 20 По сигналувысокого уровня с частотой й 1(500 кГц) дешифратор 103 выдает импульсы записи на триггер 104, в результате чего младший разряд кода цифры нажатой кнопки записывает ся в старший разряд регистра.После отжатия кнопки сигнал Ь пропадает, счетчик 101 выходит (ин,крементирует) на адрес старшей триады буферного регистра, а стробы записи с элемента И-НЕ 98 блокируются. Если ошибочно произведено седьмое нажатие, то повторная запись в буферный регистр блокируется за счет взведения (установки в ц 1") триггера 99 в момент отпускания кнопки заполнения младшей триады буфера (т.е. в триггеры 117-119) при шестом нажатии.Запись в ОЗУ с блока 1 осуществля ется из буферного регистра клавиатуры при нажатии кнопки "Запись" (по сигналу цЗапись" с выхода элемента ИЛИ-НЕ 79).После отжатия этой кнопки счетчик 13 инкрементирует. Аналогично происходит установка адреса счетчика 13 при нажатии кнопки У.А.Схема сканирования клавиатуры состоит из счетчика 76, дешифратора 77 и элемента И-НЕ 97.На вход элемента И-НЕ 97 подается частота опроса Ю, =500 кГц со встроенного генератора (схемы генераторов частот Г, и Е условно не показаны) с которой опрашиваются кнопки клави" атуры.При нажатии кнопки сигнал нулевого уровня появляется на входе элемен та НЕ 86, вызывая через фильтр, собранный на элементе И-, НЕ 87, взведение триггеров 90 и 95, в результате чего импульсы частоты Й с выхода элемента И-НЕ 97 блокируются и сканирование прекращается. Если была нажата кнопка управления, то на выходе элемента ИЛИ-НЕ 92 появляется сигнал "1", разрешающей через элемент НЕ 86 прохождение соответствующего сигнала,со схемы выдачи управляющих воздействий блока 1.Состояние клавиши контролируется схемой антидребезга частотой Е (=300 Гц), период которой выбран больше времени существования дребезга (=3 мс).При отпускании кнопки сначала сбрасывается триггер 90, а затем, триггер 95. Сброс триггера 90 осуществляется сигналом с одновибратора, выполненного на элементах 88 и 89. Частоты Е, и Е синхронизированыВыдача сигнала о (разрешения записи в буфер клавиатуры) высокого уровня элементов ИЛИ-НЕ 96 блокируется также при нажатии кнопок управления. Выходы буферного регистра клавиатуры (БРК 1 0 1 - 1151 ) подключаются к входу блока ОЗУ 2, а инверсные выходы триггеров 105-110 (не показаны) - к входу счетчика 13.формула изобретенияИмитатор канала, содержащий дешифратор типа команды, регистр режимов, блок оперативной памяти, выход которого подключен к информационным входам коммутатора сигнала выборки, регистра выдачи информации, счетчика инкрементирования и первому инФормационному входу счетчика адреса, блока ввода, первый выход которого соединен,с входом записи программы имитации блока оперативной памяти, а второй выход - с входом пуска генератора тактов, блоК Постоянной памяти, выход которого подключен к входам разрешения записи регистра адреса оперативной памяти, регистра приема информации, регистра выдачи информации, блока оперативной пайяти, счетчика адреса оперативной памяти и первому разрядному информационному входу счетчика адреса постоянной памяти, вторым разрядным информационным входом подключенного к пер14 146755 Ь С 18 вому выходу счетчика инкрементирования, первый информационный вход блока оперативной памяти соединен с выходом регистра приема информации, адресный вход блока постоянной памяти сое 5 динен с выходом счетчика адреса постоянной памяти, о т л и ч а ю щ и й - с я тем, что, с целью сокращения ап. паратурных затрат имитатора, в него введены схема сравнения, регистр готовности и регистр интерфейсных сигналов, причем выход блока оперативной памяти соединен с первым информационным входом схемы сравнения, информационным входом регистра готовности, третьим разрядным информационньсм входом счетчика адреса постоянной памяти и через дешифратор типа команды с управляющим входом коммутатора сигнала выборки и входом разрешения записи счетчика адреса постоянной памяти, четвертый и пятый разрядные информационные входы которого подключены соответственно к выходам схемы сравнения и регистра готовности, управляющим входом соединенного со счетными входами счетчиков адреса оперативной и постоянной памяти, выходом генератора тактов, синхронизирующими входами блока оперативной памяти, регистров приема и выдачи информации и регистра интерфейсных сигналов, информационный вход которого подключен к выходу блока постоянной памяти, выход регистра приема информации соединен свторым информационным входом схемысравнения, информационный вход и выход регистра адреса оперативной памя"ти соединены соответственно с выходом и вторым информационным входомсчетчика адреса оперативной памяти,третьим информационным входом подключенного к второму выходу блокаввода и через регистр режимов к входу режима генератора тактов, разрешающий вход которого соединен с выходом блока постоянной памяти и счетным входом счетчика инкрементирова ния, второй выход которого и выходсчетчика адреса оперативной памятиподключены соответственно к второмуинформационному и адресному входамблока оперативной памяти, выход коммутатора сигнала выборки, группа выходов регистра выдачи информации,группа выходов регистра интерфейсныхсигналов являются соответствующимивыходом и группами выходов имитатора для подключения к шинам выборки,входным информационным шинам и шинамуправления внешнего устройства, группы входов регистра приема информациии регистра готовностей являются соответствующими группами входов имитатора для подключения к выходным информационным шинам и шинам готовности внешнего устройства.