Программируемое устройство управления

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХСПУБЛИН 1511 г К 03 Х 3/64 ЕТЕН СПИС ет быть исполь выработки имравления микроГОСУДАРСТВЕННЫЙ НОМИТЕПО ИЗОЬРЕТЕНИЯМ И ОЧХРЫТИЯМПРИ ГННТ СССР(71) Московский инженерноизичекий институт(56) Авторское свидетельство СССР(54) ПРОГРЛаВ 1 РУЕИОК УСтРОйстВО УПРАВЛЕНИЯ(57) Изобретение мокзовано в устройствахпульсных сигналов уп схемами с зарядовой связью. Цельизобретения - расширение Функциональных возможностей устройства. Программируемое устройство содержит генератор тактовых импульсов, блок формирования Аазовых сигналов, блок коммутации, блок формирования адресов.В устройство введены блок памяти,блок счета, блок йормирования команд.В описании приведены примеры реализации блока дюрмирования адресов и блока Формирования команд. Устройствообеспечивает повьпение оперативностиперепрограммирования при управлениимикросхемами с зарядовой связью,2 зи. Ф-лы, 4 ил,1448393 к Составитель 1 О.СибирякТехред М.Дидык Корректор Г.Реше енова едактор Заказ 6851 /55 Тираж 929 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС113035, Москва, Ж, Раушская наб., д, 4/5 еское предприятие, г. Ужгород, ул. Проектная, 4 венно-полиг изИзобретение относится к импульсной технике и может быть использовано в устройствах выработки импульсных сигналов управления микросхемами с заря довой связью в том числе Фоточувствительными микросхемами с зарядовой связью (ФЮГ).Целью изобретения является расширение его функциональных возможностей 0 путем увеличения оперативности перепрограммирования при управлении микросхемами с зарядовой связью.На фиг.1 представлена функциональная схема предлагаемого программируемого устройства управления; на Фиг.2 функциональная схема блока формирования Фазовых сигналов; на Фиг. 3 и 4 - временные диаграммы, поясняющие работу устройства, 20Устройство фиг.1) содержит генератор 1 тактовых импульсов с выходами 2-6, блок 7 Формирования адресов с входами 8-10, выходом 11, адресными выходами 12 и адресными выходами 25 13 управления, блок 14 памяти с адресными входами 15, входами.16 дан-, ных, выходами 17 данных, входом 18 считывания, входом 9 записи, блок 20 счета со счетным входом 21, входомз 0 22 установки, входами 23 данных, вы" ходом 24, выходами 25 данных, блок 26 формирования команд с входом 27 синхронизации, тактовыми входами 28 и 29, входом 30 управления, выходами 31-35, блок 36 коммутации с входом 37 управления остановкой, адреснымн входами 38, блок 39 формирования фазовых сигналов с тактовымивходами 40-42, входами 43-45 управления, выходами 46-54.Адресные выходы 12 блока 7 формирования адресов соединены с адресными входами 15 блока 14 памяти, входы 16 данных и выходы 17 данных кото рого соединены соответственно с выходами 25 данных и входами 23 данных блока 20 счета, выход 24 которогосоединен с входом 8 блокаФормирования адресов и входом 27 синхронизации блока 26 Формирования команд. Адресные входы 38 блока 36 коммутации соединены с адресными выходами13 управления блока 7 формированияадресов, входы 9 и 10 и выход 11 которого соединены соответственно с выходами 31 и 32 и входом 30 управления блока 26 формирования команд,выход 33 которого соединен со счетным входом 21 блока 20 счета, вход 22 установки которого соединен с входом 18 считывания блока 14 памяти и выходом 34 блока 26 формирования команд, выход 35 которого соединен с входом 19 записи блока 14 памяти.Тактовые входы 28 и 29 блока 26 формирования команд и тактовые входы 40-42блока 39 формирования фазовых сигналов соединены с соответствующими выходами 2-6 генератора 1 тактовых импульсов. Выходы блока 36 коммутации соединены с входами 43-45 блока 39 Формирования фазовых сигналов, выходы 46-54 которого являются выходами устройства.Блок 7 Формирования адресов содержит счетчик 55 адресов, триггер 56данных, инвертор 57, элементы И 58 -62, Выход триггера 56 данных соединен с входом данных счетчика 55 адресов, выход первого разряда которогоявляется выходом 11 блока 7. Выходы остальных разрядов счетчика 55 соединены с соответствующими первыми входами элементов И 59-62 и являютсяадресными выходами 13 управления блока 7, Вторые входы элементов И 59-62 объединены и являются входом 10 блока . Выходы элементов И 59-62 являются адресными выходами 12 блока 7. Вход сброса триггера 56 является входом 8 блока 7 и через инвертор 57 соединен с тактовым входом счетчика 55, выход переполнения которого соединен с первым входом элемента И 58, второй вход которого соединен с входом установки триггера 56, который является входом 9 блока 7. Выход элемента И 58 соединен с входом записи счетчика 55Блок 26 Формирования команд со- .держит триггер 63 управления, счетчик 64 управления, дешифраторы 65 и.66, элементы И 6 - 72, инвертор 73, резистор 74, конденсатор 75, элемент И-НИ 76, элементы ИЛИ 77 и 78.Вход установки триггера 63 является входом 27 синхронизации блока26 и соединен с первым входом элемента ИЛИ 78, второй вход которого соединен с первым выходом дешифратора 65 и первым входом элемента ИЛИ 77, второй вход которого соединен с выходом элемента И 69, первый вход которого является тактовым входом 28 блока 26. Второй вход элемента И 69 соединен с инверсным выходом трнгге з 44839 ра 63, прямой выход которого соедичен с первым входом элемента И 67, второй вход которого является тактовым входом 29 блока 26. Выход эле 5 мента И 67 соединен с тактозим входом счетчика 64, выходы которого соединены с соответствующими входами дешиФраторов 65 и 66. Вход управления дешифратора 65 является входом 0 30 управления блока 26. Второй выход дешифратора 65 соединен с первими входами элементов И 70 и 71. Третий выход дешиФратора 65 соединен с вторым входом элемента И 71 и первым 15 входом элемента И 72, второй вход которого соединен с выходом элемента И-НЕ 76 и третьими входами элементов И 69 и 71. Выход элемента И 7 является выходом 32 блока 26, Выход эле мента И 72 является выходом 35 блока 26.Выход дешиФратора 66 соединен с вторым входом элемента И 70, третий 25 вход которого является выходом 31 блока 26 и соединен с выходом элемента ИЛИ 78, с первым входом элемента И-НЕ 76 и через последовательно соединенные инвертор 73 и интегрирующую цепЬ на резисторе 74 и конденсаторе 75 с вторым входом элемента И-НЕ 76, Выход элемента И 70 является выходом 34 блока 26. Выход элемента И 70 является выходом 34 блока 26. Выход эле 35 мента ИЛИ 78 соединен с первым входом элемента И 68, второй вход которого соединен с выходом переполнения счетчика 64, Выход элемента И 68 соединен с входом установки счетчика 64 40 и входом сброса триггера 63.Блок 39 Формирования Фазовых сигналов (Фиг.2) содержит элементы 79 - 8 Формирования Фаз и коммутатор 82.Тактовые входы элементов 79-81 яв 45 ляются соответствующими тактовыми входами 40-42 блока 39. Входи разрешения элементов 9-81 являются соответствующими входами 43-45 управления блока 39. Выходы элемента 79 являются соответствующими выходами 46-48 блока 39. Выходы элемента 81 являются соответствующими выходами 52-54 блока 39. Вход разрешения элемента 79 соединен с входом разрешения коммутатора 82, выходы которого являются выходами 49-51 блока 39, Выходы элемента 79 соединены с первыми входами коммутатора 82, вторые входи которого соединены с соответствующими вихоцями элемента 80.Программируемое устройство управления работает следующим образом,Входы 5,16, 18 и 19 блока 14 ивход 37 блока 36 (Фиг.1) соединеныс шинами внешнего управления устройством следующим образом: по шинамк .входам 15,16 и 19 осуществляетсязапись начальных условий и управление этой записью; по шине к входу8 подается разрешение на пуск устройства и остановку его работы; пошине к входу 37 подается сигнал фиксации выходных сигналов без прерывания внутренней последовательностиработы блоков устройства (это вход(Фиг.2) служат для распределения последовательности импульсов с тактового входа С на выходы так, что насмежных виходях обеспечивается перекрытие выходных сигналов ня заданнуюдлительность, опредсляемую обычнодлительностью входного тактового импульса. Входи разрешения 7 элементов 79-71 управляют началом и окончанием Формирования пачки импульсовна выходах элементов,На Фиг. 3 приведены следующиевременные диаграммы сигналов в устройстве: я, б - тактовые сигналыгенераторатактовых импульсов повыходу 2 и выходу 3; в - сигналы нявыходе 11 блока 7 Формирования адресов; г - сигналы окончания счета насчетном выходе 24 блока 20 счета;д - сигналы текущего состояния блока 20 счета по выходу 25 данных; е -выходной сигнал блока 26 по первомувыходу 31 для управления блоком 7Формирования адресов; ж - выходнойсигнал управления блока 26 по выходу 32 для управления адресом, Формируемым блоком 7 Формирования адресов; з - сигналы по выходу 33 блока26, являющиеся счетными импульсамиблока 20 счета; и - сигнал по выходу 34 олокя 26 для организации чтения блока 14 памяти; к - сигнал повыходу 35 блока 26 для организациирежима записи блока 14 памяти.На Фиг, 4 приведены следующие временные диаграммы сигналов в устройстве: а - сигналы текущего состояния блока 20 счета по выходу 25 данных; б-г - сигналы на тактовых вхо5 144дах 40-42 блока 39 Формирования фазовых сигналов, поступающие с выходов 4-6 генератора 1; д-ж - сигналына входах 43-45 управления блока 39,поступающие с выходов блока 36 коммутации; з-р - выходные сигналы блока 39, являющиеся выходными сигналамн устройства. В устройстве, предназначенном для управления Фоточувствительными микросхемами с зарядовойсвязью ФМЗС), длительность импульсаТ,ч сигнала фиг.4 д задает время переноса зарядов из секции накопления(СН) в секцию памяти СП) ФМЗС; длительность импульса Тз сигнала фиг,4 езадает время сдвига зарядов однойстроки (или последовательно нескольких строк) из СП в выходной регистр(ВР) ФМЗС; длительность импульса Тсигнала Фиг.4 ж задает время выносазарядов иэ ВР ФМЗС на выход ФМЗС.Соответственно для управления СН ФМЗСпредназначены сигналы Фиг.4 з-к, дляуправления СП ФИЗС - сигналыФиг.4 л-н; для управления ВР ФМЗС -сигналы Фиг.4 о-р, Эти сигналы приведены для случая трехфазного режимауправления ФМЗС,В блок 14 памяти предварительнопод действием сигналов извне на входы 15,16 и 19 записаны исходные начальные данные; по адресу А - число М,.определяющее количество выходных импульсов в пачке по выходам52-54 и зависящее от числа элементовв выходном регистре (ВР).ФМЗС; по адресу А 2 записано число Б, определяющее количество выходных импульсов впачке по выходам 49-51 и зависящееот числа срок зарядов, вводимых изСП и суммируемых в ВР ФМЗС междудвумя последовательными выводами за, рядов из ВР на выход ФМЗС; по адресуАЗ записано число М, определяющеекак количество импульсов, одновременно формируемых по выходам 46-51, изависящее от количества строк в СНи СП ФМЗС, переносимых при перезаписи зарядов из СН в СП, так и определяющее количество пачек импульсов повыходам 49-54, задающее перенос строкиз СП и ВР и иэ ВР на выход ФМЗС, Дополнительно используется ячейка памяти блока 14 по адресу АО, Могут бытьиспользованы и другие адреса, еслиалгоритм управления меняется.После исходного этапа записи начальных данных в блок 14 памяти че 8393 6рез шины, подключеннйе к входам 15и 16, под действием внешнего сигналазаписи по шине к входу 19 записи,5снимается внешний блокирующий сигналс внешней шины к входу 18 считыванияи начинается цикл работы устройства.Данные по адресам А 1 - АЗ в процессе формирования выходных сигналов10 не изменяются, а данные, содержащиеся в блоке 14 памяти по нулевому адресу АО, меняются под действием импульсов записи - считывания, Формируемых блоком 26 на входах 18 и 19блока 14 памяти. В начале цикла управления по адресу АО блока 14 записано число М,Основой работы устройства является выработка блоком 20 счета временных интервалов, длительность которых определяется величинами М, Б, Б. В процессе работы первоначально вырабатывается временной интервал Т = = М Г 1 (фиг.З) с длительностью, 25 пропорциональной М, соответствующийпереносу из СН в СП управляемой ФМЗС, Затем с помощью блока 26 Формирования команд производится замена данных М на входе 23 блока 20 сче 30 та на величину Я с последующим формированием этим блоком 20 временного интервала Т = Я(Фиг.З),пропорционального числу Я. В течение этого интервала в управляемой фМЗС осуществляется перенос зарядов в ВР, Затем путем смены данных по входам 23 и подсчета импульсов с входа 21 блоком 20 счета формирется временной интервал Т к = И с длитель ностью, пропорциональной И, в течение которого в управляемой ФМЗС заряды выносятся из ВР на выход. Затем из блока 14 памяти в блок 20 счета записывается число М, из неб го под действием управляющих сигналов блока 26 вычитается единица, а результат вычитания переписывается по адресу АО в блок 14 памяти, Такой процесс циклически повторяется,начиная с момента записи числа М вблок 20 счета до тех пор, пока содержимое блока 20 счета после очередного вычитания единицы не сравниваетсяс нулем. Это соответствует завершению формирования цикла выходных сигналов устройства при управлении матричной ФМЗС в режиме выноса из СПмассива зарядов через ВР фМЗС на еевыход. После этого этапа осуществля7числа М с адреса АЗ по адресу АО. Врезультате выполнения последователь 20 счета Формируются сигналы с определенной длительностью, поступающиена блок 7 Формирования адресов,сигналы с адресного выхода 13 которого,поступают на блок 36 коммутации,который распределяет их по входам43-45 управления блока 39 Формирования Фазовых сигналов (Фиг 4),Пачки выходных сигналов Формируются из сигналов генератора 1 блоком 39 под дей ствием сигналов на его входах 43-45. Таким образом на одном блоке 20ществляется операция счета чисел,определяемых числом строк в СП и СНФМЗС, числом строк, переносимых водин Фрагмент цикла в ВР ФМЗС из ееСП, а также числом элементов в ВР ФМЗС. Длительность. временных интервалов на выходах блока 26 формирования команд определяется частотой тактового сигнала (фиг.Зб), поступающегос выхода 3 генератора 1 на вход 29блока 26.Рассмотрим более детально работу 30устройства,В начале цикла в интервалвремени Т 1 (Фиг.Зж,и) на выходах 32 и 34блока 26 (Фиг.1) появляются уровнилогического нуля, под действием которых в блоке 7 Формирования адресоввыставляется нулевой адрес АО и производится чтение по этому адресу блока 4 памяти с записью результатачтения в блок 20 счета по входу 23 40Далее в интервал времени Т 2 (фиг,Зд).появляется импульс окончания интервала времени управления выносом зарядов из СП управляемой ФМЗС (Фиг,Зе),по которому и блоке 7 адресов выставляется адрес АЗ, соответствующий чте-нию блока 14 памяти с одновременным:занесением результата чтения М в блок20 счета. Импульс с выхода 31 блока пает на входы схемы задержки, выполненной на инверторе 73, резисторе 74,конденсаторе 75, элементе И-НЕ 76,после прохождения которой на выходах 35 и 32 блока 26 (Фиг.Зж,к) появляются уровни логических нулей, приэтом производится перезапись данных М с выходов 25 блока 20 в блок 14 памяти по входам 16 данных по нулевому 1448393 8 ется перезапись в блоке 14 памяти адресу АО. В интервале времени ТЗ,(фиг.Зд) блок 20 осуществляет счет импульсов, поступающих на его счетныйвход 21 с выхода 33 блока 26 (Фиг,Зд)которые Формируются из сигналов генератора 1 с его выхода 2 и количество которых равно М, при этом моментокончания счета Фиксируется появлени 1 О ем на выходе 24 блока 20 счета уровня логического нуля (фиг.Зг). Блок36 коммутации в соответствии с адресноц комбинацией на адресных входах38 при наличии внешнего разрешающего сигнала на входе 37 Формирует наодном из выходов сигнал (фиг,4 д) сдлительностью, пропорциональной числу М, т.е. Т = М Г, вырабатываемой блоком 20 счета. Начало временно 20 го интервала Т , (фиг.4 д) совпадает с моментом выставления адреса АЗв блоке 7 Формирования адреса, а исходные логические уровни задаютсяпри включении устройства.25 Блок 39 получает разрешение пропускания сигналов с генератора 1 надлительность интервала Т(фиг.4 д)по входу 43. Лри этом коммутатор 82(Фиг.2) под действием единицы на еговходе разрешения пропускает на выходы 49-51 сигналы с выходов элемен/та 79 при нуле на его входе разрешения на выходы 49-5 пропускаются сигналы с выходов элемента 80)В итоге при единице на входе 43 на выходах 46-51 (фиг,4 з-н) осуществляетсяФормирование импульсов для управле ния Фазами СН и СЛ управляемой фМЗСв режиме перезаписи зарядов из СН вСП. В результате зарядовые сигналыиз СН сдвигаются в СЛ ФМЗС,В интервал времени Т 4 (фиг,Зд) навыходах 34 и 32 блока 26 появляетсяуровень логического нуля, при этомпроизводится чтение блока 14 памятипо нулевому адресу АО с одновременной записью результата чтения в блок20 счета. Следующим тактовым импульсом по выходу 3 генератора 1 в ин (момент времени Т 2 на фиг.З) постутервале времени Т 5 (фиг,З) на выходе 33 блока 26 появляется уровеньлогического нуля с второго выходадешифратора 65, при этом из содержимого в блоке 20 счета вычитается единица. Далее импульсами записи и выставления адреса блока 14 памяти винтервал Т 6 (Фиг.Зж,и) производитсязапись результата вычитания из блока20 счета в блок 14 памяти,. Лри этомпроисходит подсчет числа импульсов,равных числу строк, выносимых из СП.В интервале времени Т 7 (Фиг.Зд)с помощью импульса чтения ",фиг.Зи)осуществляется чтение блока 14 памяти по адресу А 2 с записью результата Я в блок 20 счета.Затем в интервале времени ТЯ(фиг.Зд) на счетный вход 21 блока 20счета поступают импульсы через блок26 по его выходу 33 (Фиг.Зэ), повходу 22 с выхода 34 блока 26, им.пульсы, частота которых задается генератором 1 по выходу 2 (фиг.За),а момент окончания счета фиксируется появлением на выходе 24 блока 20счета уровня логического нуля (диаграмма г в окончание момента времениТ 8 на фиг.З). В соответствии с выра+ботанной импульсной последовательностью и установленным адресом навходах 38 блок 36 Формирует разрешающий импульс (фиг.4 е) с длительностью, пропорциональной числу Л,т.е. Тэ = ЯГ, который отправляется на вход 44 управления блока 39.На выходах каждой из 3 групп т.ена выходах 46-48; 49-51 или 52-54блока 39 вырабатываются импульсныесигналы при условии появления логической единицы на входах 43 - 45управления соответственно каждой изэтих групп и логики работы блока 39(фиг.2).Так; в результате поступления логической единицы с выхода блока 36на вход 44 блока 39 Формируется выходная импульсная последовательностьна выходах 49-.51 (фиг.4 л-и),с помощьюкоторой необходимое количество зарядовых строк ФМЗС переносится из еесекции памяти в ее выходной регистрВ интервале времени Т 9 1(фиг,Зд)блок 26 Формирования команд получаетзапрет на Формирование импульсов ввиде подачи на его вход 30 управления уровня логической единицы с выхода 11 блока 7 Формирования адресов,Сигнал запрета представляет собойвыходной сигнал одного из выходныхразрядов счетчика 55, Появление сиг".нала запрета необходимо для исключения на этапе формирования сигналовуправления выносом зарядов из выходного регистра (ВР) управляемой ФМЗСнесанкционированной операции уменьшения на единицу числа, хранимого поадресу АО в блоке 14 памяти,Длительность временного интервала Т 9 равна сумме временных интервалов Т 4 - Тб, чем обеспечивается равная временная выдержка при подготовке операций перекоса определенногоколичества строк в ВР иэ СП и выносазарядов иэ ВР на выход ФМЗС. При необходимости из временных интервалов Тз О для управления СП ФМЗС (фиг.4 е) и Тядля управления ВР фМЗС (Фиг.4 ж) можноисключить временной интервал, отводимый блоку 39 на выработку управляющих команд, соответственно уменьшив 5 Я, И и Тз, тяВ интервале времени Т 10 (фиг,Зд)на выходе 34 блока 26 появляется уровень логического нуля, с помощью которого производится чтение блока 14 20 памяти по адресу А 1 и запись результата Б в блок 20 счета; далее в интервале времени Т 11 (фиг.Зд) блок 20счета осуществляет счет импульсов,подаваемых на его счетный вход 21 от 25 генератора 1 через выход 33 блока 26,Блок 36 коммутации в интервал времени Т 11 поддерживает на его выходе,соединенном с входом 45 блока 39,уровень логической единицы, задаю щий интервал длительностью, пропорциональной числу импульсов Б, т,е,Т = И. Начало временного интерЧвала Тя(фиг.4 ж) совпадает с началоминтервала Т 9 (фиг,Зд и фиг,4 а). Соответственно блок 39 получает разрешение по входу 45 на формирование последовательности импульсов (фиг.4 о,з,р), которые предназначены для управления фазовыми выводами ВР ФМЗС, 40 Момент окончания счета фиксируетсяпоявлением на выходе 24 блока 20 счета уровня логического нуля, которыйменяет адресную комбинацию на адресных выходах 12 блока 7 с адреса А 1,на адрес АО, С этого момента (т.е.после завершения первого интервалаТ 11, Фиг.З) начинается вновь подцикл формирования выходных сигналовдля управления переносом строк зарядов иэ СП ФМЗС в ВР и одновременныйсчет чисел, характеризующих числострок, вынесенных из СП; адреснаякомбинация подциклов в полном циклеимеет следующую последовательностьАО,А 2,А 1,АО,А 2,А 1,АО Адреснойкомбинации подцикла соответствуютследующие временные интервалы с реальными действиями над элементамиустройства в последовательности д на11 144 фиг.З; Т 4 - чтение блока 14 памяти по адресу АО; Т 5 - вычитание единицы из содержимого блока 20 счета;Т 6 - запись остатка М- -го числа невынесенных строк ФМЗС в блок 14 по адресу АО; Т 7 - чтение блока 14 памяти по адресу А 2 с одновременной записью Б в блок 20 счета; Т 8 - формирование интервала выдержки сигналов л-н на Фиг,4 управления переносом строк в ВР; Т 9 - интервал выдержки, в течение которого не производится обмен сигналами между элемента. - ми устройства; Т 10 - чтение блока 4 памяти по адресу А с одновременной записью результата в блок 20 счета; Т 11 - Формирование интервала выдержки выходных сигналов управления о-р на Фиг,4 выносом зарядов из ВР фМЗС на ее выход.Длительность подцикла равна временному интервалу Т 4 - Т 11 включительно. При этом по адресу АО в блоке 14 памяти производится периодическая смена данных; М, М, до О за счет периодического вычитания единицы иэ содержимого блока 20 счета и перезаписи результата в блок 14 памяти, Момент появления нулевого значения на выходах 25 блока 20 счета фиксируется формированием на выходе 31 блока 26 уровнядогического нуля (фиг.Зе). На этом завершается цикл Формирования сигналов по выходам 46-54 для управления ФМЗС (интервал Т 12, Фиг.Зд).В момент окончания цикла управления при появлении импульса е (фиг.З) окончания цикла формирования управлякщих фМЗС сигналов производится чтение блока 14 памяти по адресу АЗ с записью результата чтения М в блок 20 счета, Затем на адресных входах 15 блока 14 памяти появляется адрес АО и производится запись числа М с выходов блока 20 счета в блок 14 памяти по адресу АО. При этом блок 14 памяти приобретает исходные данные по адресам: АО-М; А 1-0; А 2-Б; АЗ-М, Затем при наличии команды пуска начинается следующий. временной интервал Т (Фиг,Зд и 4 а)и Формирование соответствующих ему команд и цикл работы устройства возобновляется,В интервалах времени Т Тв Тив течение которых формируются сигналы управления вьносом информации из фоточувствительной микросхемы,содер-. 8393 12жзтся временные интервалы, необходимые для программирования на отдельных этапах блока 20 счета, Эти допол- Внительные интервалы учитываются при задании длительностей импульсов Т Тэ, Т путем программирования скорректированных чисел М , Бк и Б.Например, нескорректированная длитель ность временного интервала Т запи 5сывается в видеа скорректированная записывается в видегде Б=Б - 4 Г э ГПроцедура действий после подсчетаопределенного количества импульсов в блоке 20 счета включает выполнение следующих команд: чтение памяти по нулевому адресу АО, запись результата в блок 20 счета, вычитание единицы из содержимого блока 20 счета; запись в память результата по адресу АО и чтение памяти либо по единичному А 1 либо по второму адресу А 2 с записью результата в блок 20 счета. На.выполнение указанных команд отводится временной интервал, занимающий четыре такта тактовых иьатульсов, определяемый следующим выражением:35 Т = 4:Г"та фгде Г - частота входных тактовыхимпульсов на втором тактовом входе 29 блока 2640 формирования команд,равная частоте импульсовтактового генератора наего вьжоде 3, т.е.1 тэ4 б Максимальная частота Г ограничена минимальным временем цикловзаписи считывания блока 14 памяти,например, для элементов типа 155 РУ 2,с рекомендуемыми временами записи -ВО считывания 50-70 нс, максимальнаячастота Г,. до 10 МГц,Изменение во времени формируемыхустройством управления временньм зависимостей выходных сигналов на Кб выходах соответствует изменению вовремени состояния устройства управления. Общее количество состояний Рхарактеризует последовательность работы устройства на заданном отрезкевремени, переход из одного состояния в другое осуществляется под действием тактового сигнгла. Последовательности состояний устройства управления соответствует последовательность выходных комбинаций сигналов, которые в свою очередь могут быть отнесены к одному иэ следующих типов".1 - полностью отличающиеся комбинации или нерегулярно повторяющиеся комбинации; 2 - одна повторяющаяся подряд, комбинация в течение некоторого времени выдержки, которое может быть измерено в количестве соотнет-ствующих последовательных состояний устройства; 3 - группа последовательно осуществляемых выходных комбинаций, в свою очередь повторяющаяся несколько раз цикл).формула и з обре т енияПрограммируемое устройство управления, содержащее генератор тактовых импульсов, первый, второй и третий выходы которого соединены с соответствующими тактовыми входами блока формирования фазовых сигналов, блок коммутации, адресные входы которого соединены с адресными выходами управления блока формирования адресов, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей, в него введены блок памяти, блок счета, блок Формирования команд, причем четвертый и пятый выходы генератора тактовых импульсов соединены с соответствующими первым и вторым тактовыми входами блока формирования команд, вход управления которого соединен с выходом блока формирования адресов, адресные выходы которого соединены с соответствующими адресными входами блока памяти, входы данных которого соединены с соответствующими выходами данных блока счета, выход которого соединен с первым входом блока формирования адресов, второй вход которого соединен с первым выходом блока формирования команд,второй выход которого соединен . с третьим входом блока формирования адресов, счетный вход блока счета соединен с третьим выходом блока Формирования команд, четвертый выход которого соединен с входом установки блока счета и входом считывания блока памяти, вход записи которогосоединен с пятым выходом блока формирования команд, вход синхронизаБции которого соединен с выходом блока счета, входи данных которого соединены с соответствующими выходамиданных блока памяти, выходы блокакоммутации соединены с соответствующими входами управления блока формирования фазовых сигналон,2 Устройство по и.1, о т л и -ч а ю щ е е с я тем, что блок формирования адресов содержит счетчикадресов, вход данных которого соединен с выходом триггера данных, входсброса которого соединен через иннертор с тактовым входом счетчикаадресов и является первым входом блока формирования адресов, вход установки триггера данных соединен с первым входом первого элемента И и является вторым входом блока формирования адресов, виход переполнения счет 25 чика адресов соединен с вторым входом первого элемента И, выход которого соединен с входом записи счетчикаадресов, адресные выходы которогосоединены с соответствующими первыЗО ми входами второго, третьего, четвертого и пятого элементов И и являютсяадресными выходами управления блокаФормирования адресов, вторые входывторого, третьего, четвертого и пятого элементов И объединены и являются третьим входом блока формированияадресов, выходы второго, третьего,четвертого и пятого элементов И являются адресными выходами блока формирования адресов, выход первогоразряда счетчика адресов является выходом блока формирования адресов. 3 а УСтРОИСтво ПО Па 1 а О т Л И 45 ч а ю щ е е с я тем, что блок формирования команд содержит триггеруправления, прямой выход которогосоединен с первым входом первого элемента И, выход которого соединен стактовым входом счетчика управления,вход установки которого соединен свходом сброса триггера управления ис выходом второго элемента И, первыйнход которого соединен с ниходом переполнения счетчика управления, авторой вход соединен с первым входомэлемента И-НЕ, с первым входомтретьего элемента И, с выходом первого элемента ИЛИ и через послгдова15 144839 тельно включенные инвертор и резистор - с вторым входом элемента И-НР, выход элемента И-НЕ соединен с первыми входами четвертого пятого и шесВ5 того элементов И, вторые выходы третьего и пятого элементов И объединены и соединены с первым выходом первого дешифратора, входы которого иораэ-, рядно объединены с соответствующими входами второго дешифратора и соединены с выходами счетчика управления, выход второго дешифратора соединен с третьим входом третьего элемента И, инверсный выход триггера управления соединен с вторым входом шестого элемента И, третий вход которого янляется первым тактовым входом блока формирования команд, второй вход первого элемента И является вторым тактовым входом блока формирования команд, нход установки триггера управления соединен с первым входом первого элемента ИЛИ и является входом синхрониэапии блока формирован:я команд, вход управления первогодешифратора является входом управления блока Формирования команд,второй выход первого дешнфратора соединен с вторым входом первого элементаИЛИ и первым входом второго элементаИЛИ, второй вход которого соединенс выходом шестого элемента И, третийвыход первого дешнфратора соединенс вторым входом четвертого элементаИ и третьим входом пятого элементаИ, конденсатор первым ныводом соединен с вторим входом элемента И-НЕ,а вторым выводом - с общей шиной,выходы первого элемента ИЛИ, пятогоэлемента И, второгс элемента ИЛИ,третьего элемента И, четвертогоэлемента И являится соответственнос первого по пятый выходами блокаформирования команд,