Умножитель частоты

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН ЯО 14483 о 4 Н 03 к 5/00, 5/15 САНИЕ ИЗОБРЕТЕНИ юл. В 48(57) Изобретенсной технике ино в измерител матик пов ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯЬфПРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свУ 1135004, кл. Н ЧАСТОТЫе относится к импульможет быть использованой технике и в автошения быстродействия процесса преобразования частоты приработе с низкочастотными датчиками.Цель изобретения - повышение помехоустойчивости за счет снижения уровня влияния импульсных помех на точность преобразования частотно-импульсных последовательностей - достигается введением дешифраторов 12 и 13и счетчика 11 импульсов, Кроме того,устройство содержит блок 1 управления, счетчики 2 и О импульсов, делитель 3 частоты, генератор 4 опорнойчастоты, регистр 5 хранения, дешифраторы 6 и 7, блок 8 злементов И, блок9 памяти, 1 з.п. ф-лы, 1 ил,2 О 35 40 45 50 55 Изобретение относится к измерительной технике и автоматике и можетбыть использовано для повышения быстродействия процесса преобразованиячастоты при работе с низкочастотны-.ми датчиками и является усовершенствованием устройства по авт, св.В 1135004,Целью изобретения является повышение помехоустойчивости за счет снижения уровня влияния импульсных помех на точность преобразования частотно-импульсных последовательностеи.На чертеже приведена электрическая структурная схема умноидтеля частоты.Умножитель частоты содержит блок1 управления, первый счетчик 2 импульсов, делитель 3 частоты, генератор 4 опорной частоты, регистр 5 хранения, первый дешифратор 6, второйдешифратор 7, блок 8 элементов И,блок 9 памяти, второй счетчик 10 импульсов, третий счетчик 11 импульсов,третий дешифратор 12, четвертый дешифратор 13, причем вход блока 1управления соединен с входом умножителя частоты, выход генератора 4опорной частоты соединен со счетным входом первого счетчика 2 импульсов с тактовым входом делителя 3 частоты, а выход подключен к счетным. входам второго и третьего счетчиков10 и 11 импульсов, установочные входы которых соединены с входом сбросаделителя 3 частоты и с выходом"Сброс" блока 1 управления, информационные входы регистра 5 соединеныс соответствующими выходами второгосчетчика 10 импульсов и с соответствующими входами первого и второгодешифраторов 6 и 7, выходы регистра5 подключены к соответствующим входам блока 8 элементов И и к соответствующим информационным входам третьего счетчика 11 импульсов, выходыблока 8 элементов И соединены с соответствующкчи информационными входами первого счетчика 2 импульсов, выход которого подключен к управляющему входу блока 8 элементов И и соединен с выходом умиожителя частоты, вы"ходы третьего счетчика 1 импульсовподключены к соответствующим входамтретьего и четвертого дешифраторов12 и 13 причем первый, второй, третий, четвертый, пятый и шестой входыблока 9 памяти соединены соответственно с выходом "Сброс", с выходом "Перепись" блока 1 управления, с выходами первого, второго, третьего ичетвертого дешифраторов 6, 7, 12 и13, выход - с управляющим входом регистра 5.Блок 9 памяти содержит первый и второй ВБ-триггеры 14 и 15, первый и второй элементы И 15 и 16 и элемент ИЛИ 18, причем первый вход блока 9памяти соединен с первым входом элемента ИЛИ 18, выход которого соединенс Н-входами первого и второго ВБтриггеров 14 и 16, выход второго изкоторых соединен с первым входом второго элемента И 17, второй вход и .выход которого соединены соответственно с вторым входом и выходом блока 9 памяти, третий вход которого соединен с Б-входом первого РБ-триггера 14, четвертый и пятый входы соединены соответственно с вторым и стретьим входами элемента ИЛИ 18, шестой вход подключен к первому входу первого элемента И 15, второй вход которого соединен с выходом первого НБ-триггера 14, выход - с Б-входомвторого ББ-триггера 16Умножитель частоты работает следующим образом,На вход блока 1 поступают импульсы умножаемой частоты, при этом наего выходах формируются управляющиеимпульсы, обеспечивающие синхронизацию работы устройства. Первым импульсом обеспечивается перепись содержимого счетчика 10 в регистр 5,Данный импульс, формируемый на выходе "Перепись"блока 1, поступает наблок 9 памяти, где проходит черезоткрытый элемент И 17, и поступаетна управляющий вход регистра 5. Содержимое счетчика 10 И=Т/М, гдед - частота следования импульсов свыхода генератора 4; Т - период входных импульсов; М - коэффициент деления делителя 3, переписывается в регистр 5, На счетный вход счетчика 2поступают импульсы опорной частотыс выхода генератора 4. Счетчик2 работает в режиме вычитания. В момент перехода через нуль на его выходе Формируется импульс, которыйпоступает на выход умножителя частоты а также обеспечивает перепись содержимого регистра 5 через группу 8элементов И в счетчик 2 в прямом коде, Счетчик 2 вновь начинает вычи1448394 40 45 тать импульсы опорной частоты, поступающие с выхода генератора 4, из кода Ии в момент перехода через нуль на его выходе вновь будет сфор 5 мирован импульс, т.е. на выходе счетчика 2 будет формироваться частота После формирования сигнала мПерелись" блок 1 с задержкой на времяОТ/М формирует сигналы "Сброс",обеспечивающий установку в нулевоесостояние счетчика 10 и делителя 3.Кроме того, импульс сброса с выхода 15блока 1 управления поступает навход записи счетчика 11, обеспечивающего перепись содержимого регистра5 в счетчик 11 и в блок 9 памяти,где проходит через элемент 18 и устанавливает в нулевое состояние триггеры 14 и 16,Затем импульсы с выхода делителя3 поступают на счетный вход счетчика 10, т,е, производится кодирование 25очередного периода Т; входных импульсов на счетный (вычитающий)вход счетчика 11, Формируемый в счетчике 10 код контролируется дешифраторами 6 и 7. Причем дешифратор 6 30настроен и выделяет код, соответствующий минимальному периоду Твходных импульсов, а дешифратор 7 -код, соответствующий максимальномупериоду Тмакс входных импульсов, Значения Т и Тмаксопределяют границы рабочего диапазона 0 (Э=Т Ти)для данного умножителя частоты,В счетчике 11 формируется код ДБ, равный разности кодов предыдуКэщего Т;,периода входного сигнала и текущего периода входного сигнала, т.е. Ь 11; =(Тк;,-Тх; )ГоФормируемый в счетчике 11 код контролируется дешифраторами 12 и 13. Причем дешифратор 13 настроен и выделяет код, соответствующий максимальному допустимому значению отрицательного приращения ДИ периода входных импульсов, а дешифратор 12 - код, соответствующий максимальному допустимому значению положитеяьного приращения Ь 11 периода входных импульсов.При работе умножителя частоты с реальными входными сигналами возможны следующие случаи: Т.( ТА% Т ) ТмаТ сТ,сТ В первом случае умножитель частоты работает следующим образом.Код, формируемый в счетчике 10,не достигает к моменту окончанияТ значения, контролируемого дешифратором 6, и на выходе дешифратора 6импульс не формируется. Импульс жепереписи, поступающий в блок 9, навыход элемента 17 не проходит, таккак элемент 17 закрыт сигналом нулевого уровня с выхода триггера 16,Таким образом, содержимое счетчикаО в регистр не переписывается, иумножитель частоты продолжает отрабатывать код предыдущего периода, т.е,пульсации частоты на выходе устройст"ва не возникает,Когда ТсТ;с Твозможны следующие случаи: АТс ЬТ,; ЬТ; ЬТкД Тма с Д Тх с ДТ мкВ первом случае дешифратор 6 срабатывает и формирует импульс, который устанавливает триггер 14 в единичное состояние, тем самым открывается элемент 15. Но, так как ЬТ сФ %сЬТ , на выходе дешифратора 3 импульс не формируется; Импульс перепи"си поступающий в блок 9, на выходэлемента 17 не проходит, так как по.следний закрыт сигналом нулевогоуровня с выхода триггера 16, Такимобразом, содержимое счетчика 10 врегистр 5 не переписывается, и умножитель частоты продолжает отрабатывать код предыдущего периода, т.е,пульсации не возникает,Во втором случае импульс с выхода дешифратора 6 взводит триггер14 в единичное состояние, тем самым.открывается элемент 15. Затем последовательно срабатывают оба дешифратора 13 и 12, причем сигнал с первого,проходя через открытый элемент 15,устанавливает триггер 16 в единичное состояние, а сигнал с.второгоустанавливает, проходя через элемент18, триггеры 15 и 16 в нулевое состояние, Таким образом, элемент 17закрыт, и сигнал переписи не проходит через блок 9, Следовательно,умножитель частоты продолжает генерирование импульсов с частотой, соответствующей коду предыдущего периода.1В случае, когда Т,сТ; сЬТ,импульс с выхода дешифратора 6 устанавливает триггер 14 в единичноесостояние, а импульс с выхода дешифратора 13 устанавливает триггер1448394 Формула изобретения 1, Умножитель частоты по авт.св.,9 1135004, отличающийся Составитель А.Соколов Редактор Т.Парфенова Техред И,Дидык Корректор Г.РешетникЗаказ 6851/55 Тираж 929 Подписное ВНИИПЦ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Иосква, Ж, Раушская наб д . 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 16 в единичное состояние. Импульспереписи проходит через открытыйэлемент 17 и поступает на управляющий вход регистра 5, обеспечивая перепись содержимого счетчика 10 в регистр 5,В случае, когда Т, Тпоследовательно срабатывавт дешифраторы 6 и7, что независимо от состояния дешифраторов 13 и 12 приводит к тому,что элемент 17 закрыт, так как сигнал с выхода дешифратора 7, проходячерез элемент 18, сбрасывает обатриггера 14 и 16 в нулевое состояние.Следовательно, импульс переписи непроходит через элемент 17 и содержимое регистра 5 не изменяется. Умножитель частоты продолжит генерироватьимпульсы с частотой, соответствующей коду предыдущего периода, Такимобразом, умножитель частоты генерирует выходную последовательность постоянно без пауз, при этом "корректируются" кратковременные помехи, нетолько превышающие предельно допустимое значение изменения входного сигнала 6 Т=/Т;Т , но и помехи,обусловливающие "искажение" периодавходного сигнала по абсолютной величине, не превышающие ЬТ=(Т,-Тмин/ тем, что, с целью повышения помехоустойчивости, в него введены третийи четвертый дешифраторы и грегийсчетчик импульсов, информационныевходы которого соединены с соответствующими выходами регистра, счетныйвход и вход записи - соответственнос счетным и установочным входами вто 10 рого счетчика импульсов, выходы - ссоответствующими входами третьего ичетвертого дешифраторов, выходы ко"торых соединены соответственно с пятым и шестым входами блока памяти.15 2, Умножитель частоты по и, 1,отличающий с я тем, чтоблок памяти содержит первый и второй ВБ-триггеры, первый и второйэлементы И и элемент ИЛИ, первый вход20 которого соединен с первым входомблока памяти, выход - с В-входамипервого и второго КБ-триггеров, Бвход второго из которых соединен свыходом первого элемента И, выход -с первым входом второго элемента И,второй вход и выход которого соединены соответственно с вторым входоми выходом блока памяти, третйй входкоторого соединен с Б-входом первого30 ВБ-триггера, четвертый и,пятый входысоединены соответственно с вторым итретьим входами элемента ИЛИ, шестойвход подключен к первому входу первого элемента И, второй вход котороЗ го соединен с выходом первого ВБ-триггера,