Кодек квазициклического кода

(51) 4 Н 03 М 13/02 ОПИСАНИЕ ИЗОБРЕТЕНИ ЛЬСТВУ А ВТОРСКОМУ СВИ-2 че скогосторонесимволов ода со ормиро комму ой сто ержит на передающейатель проверочныхатор и хронизатор,оне - формировательапоминания синдрома Бюл, 1( 40илии, С. И. Кова и С. Л. Портной5:68.32(088.8)Р, 1983, В 1,ев,на прием синдрома Галопа оп 1 пйогщаг.1 оп 1 Т, В 3, р. 371 Е Тгапз 1977,ТЬео 377,рис ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ Некоторые вопросы теории кодирования. М.: Мир, 1970, с. 36-67,2,4 (прототип),(54) КОДЕК КВАЗИЦИКЛИЧЕСКОГО КОДА(57) Изобретение относится к автоматике и вычислительной технике. Егоиспользование в системах передачиинформации позволяет повысить помехоустойчивость кодека,а также достоверность передачи за счет устранения влияния скачков фазы сигнала при многофаэной модуляции. Кодек кваэицикликорректор, мультиплексор, пороговыйблок и хрониэатор; передающая и приемная стороны соединены через каналсвязи. Благодаря введению на передающей стороне преобразователя абсолютного кода в относительный, блокаперемножения и формирователя псевдослучайной последовательности (ПСП),а на приемной стороне - блока деления, формирователя ПСП, блока выборапорога, блока выбора максимума ипреобразователя относительного кодав обсолютный обеспечивается энергетический выигрьпп кодирования, исключаются ошибки из-за скачков фазы примногофаэной модуляции и, кроме того,повышается удельная скорость передачи, 4 з,п, ф-лы, 11 ил,20 30 40 Формирователь 5 проверочных символов на передающей стороне 1 выполнен (фиг1) на коммутаторе 24, регистре 25 сдвига с числом разрядов 1 М каждый разряд имеет кратность 55и сумматоре 26 по модулю Я, Здесь= 11 о 8 й С - число фаз применяемой многофазной фазовой модуляции, 1 хГ - наибольшее целое число, не преИзобретение относится к автоматике и вычислительной технике и можетбыть использовано в системах передачи информации.Цель изобретения - повышение помехоустойчивости кодека и повышениедостоверности передачи за счет устранения влияния скачков Фазы сигнала при многофаэной модуляции, 1 ОНа фиг, 1 изображена блок-схемапередающей стороны кодека квазициклического кода; на фиг, 2 - схема егоприемной стороны; на фиг, 3-9Функциональные схемы соответственно 15ячейки блока выбора порога, ячейкипорогового блока синхронизации передающей стороны, ячейки блока выборамаксимума, измерителя максимума иошибки, компаратора; на фиг, 10фазовая диаграмма сигналов и структура ошибок для нулевого сигнала(сигнал с нулевой Фазой); наФиг, 11 - временные диаграммы сигналов в характерных точках схемы, 25Кодек кваэициклического кодасостоит иэ передающей стороны 1,канала 2 связи и приемной стороны3. Передающая сторона 1 содержит(Фиг, 1) преобразователь 4 абсолютного кода в относительный, формирователь 5 проверочных символов,коммутатор 6, блок 7 перемножения,Формирователь 8 псевдослучайной последовательности (ПСП) и хронизатор 9. Приемная сторона 3 включаетв себя (фиг, 2) блок 10 деления,формирователь 11 ПСП, формирователь12 синдрома, блок 13 запомин,пиясиндрома, блок 14 выбора порога,блок 15 выбора максимума, пороговыйблок 16, мультиплексор 17, корректор18, преобразователь 19 относительного кода в абсолютный и хрониэатор 20,На фиг, 1 и 2 обозначены вход 21 кодека входы 22 синхронизации приемнойчастоты стороны 3, выходы 23Соединения выходов хронизаторов 9 и 20обозначены буквами, Кроме того, указана кратность шин,вышающее Х, М - число символов вцикле информационного слова, т,е.длина кодового слова исходного кода,КвК - число информационных симМволов используемого самоортогонального кваэициклического (И К, Р)-кода, М = (с+1)М - попное число символов в кодовом слове, Р - расстояниеХемминга для этого кода, Параллельные о-кратные выходы регистра 25чис.пом 1, = Рподключены к сумматору 26 в соответствии с генераторнымноминалом кваэициклического кодаФормирователь 5 предназначен дляполучения проверочных символов прикодировании информационного словадлиной 1 сМ заданным кодом с+ 1)М,Ю Р) - один проверочный символ наМ информационных, В результате получается кодовое слово самоортогонального кваэициклического кода иэф+1)М символов, содержащее 1 М информационных символов и М проверочных символов, причем различные возможности слова кода находятся нарасстоянии Хэмминга друг от другане меньшем Р,1Формирователь 12 синдрома на приемной стороне 3 выполнен (фиг. 2) на коммутаторе 17, регистре 28 сдвига, аналогичному регистру 25, и сумматоре 29 по модулюФормирователь 12 предназначен для получения синдрома кода, т,е, слова из М символов, являющегося результатом умножения принятого слова на проверочную матрицу кодаСиндром является нулевым только в случае отсутствия ошибок в канале (и в принятом слове). Блок 13 запоминания синдрома выполнен на коммутаторе 30 и регистре 3 сдвига с М 1-кратными разрядами. Блок 13 предназначен для хранения и циклических сдвигов синдрома с получением на стволах регистра 3 проверочных символов. При каждом циклическом сдвиге в регистре 31 формируются проверки для исправления соответствующих 1 информационных символовБлок 14 выбора порога состоит иэоднотипных ячеек, каждая иэ которых выполнена (фиг. 3) на вычислителе 32 вероятных ошибок, первом и втором элементах 33, 34 эквивалентности, элементе 35 ИЛИ, генераторе 36 постоянного Кода, элементе 37 НЕ(Х 1, Х 2, ХЗ) = 000 001 010 О 1, 100 101 1 О 111 У = 4 2 3 2 43 1 Х= 2 3 4 5 6 У 1= 4 5 2 3 6 У 2=6 3 2 5 4 1 Юкратности К =1 о 8кратности2 3 4 5 6 73 4 5 6 1 2 Х - выход У - выход Х = 0 1 У = 1 2 8 9 1 О 1 2 13 143 4 4 33 4 первой и второй группах 38, 39 лементов И и группе 40 элементов П 1, На фиг. 3 обозначены первые, нторые и третьи нхс ды 41-43 ячейки.Пороговый блок состоит из 1 однотипных ячеек, каждая из которых выполнена (фиг. 4) на элементе 44 с.равнения, генераторе 45 логического нуля, первой и второй группах 46, 47элементов И и группе 48 элементовИЛИ, На фиг. 4 обозначены первые,вторые и третьи входы 49-51,Хронизатор 9 передающей стороны1 выполнен (фиг, 5) на генераторе 52 15тактовых импульсов, счетчике 53,первом и втором дешифраторах 54,55 числа и триггере 56. Дешифратор54 служит для индикации числа 1,а дешифратор 55 - числа И 1+1. На20фиг. 5 обозначена кратность выходовсчетчика 53 тп = 1 ор (с+1)М(.Хронизатор 20 на йриемной стороне 3 выполнен (фиг. 6) на генераторе57 тактовых импульсов, первом и в гором делителях 58, 59 частоты, первом,втором и третьем счетчиках 60-62,первом, втором и третьем дешифраторах 63-65 числа, триггере 66 и группе 67 элементов И. Дешифраторы 63- 3065 служат для индикации соответственно чисел 1, 1 М+1 и Р/2. Нафиг. 6 обозначена кратность ныхолонпервого счетчика 60 К = 1 ор, ЮГ,второго счетчика 61 ш и третьего35счетчика 62 д = 11 оВ,Э/2 Г,Блок 15 выбора максимума состоитиз К однотипных ячеек, каждая изкоторых выполнена (фиг. 7) на Ь дешифраторах 68, 0 сумматорах 69, пер О Вычислитель 32 вероятных ошибок ячейки блока 24 предназначен для по лучения иэ ПСП, поступающей на его вход, двух наиболее вероятных ошибок Е 1, Г 2, возникающих после прохождения реальных сигналов иэ канала с ошибками . через блок 1 О деления.5 О Вычислитель 32 выполнен на ППЗУ, алгоритм работы которого имеет вид:Х - нход кратности оУ 1, У 2 - выходы кратности ошибки Ы.1, Я 2. ном и втором нычитателях 70, 71 иизмерителе 72 максимума и ошибки. Нафиг. 7 обозначены перные и вторыевыходы 73, 74.Измеритель 72 максимума и ов;ибкидля Я = 5 выполнен (фиг. 8) на первом - третьем компараторах 75 и вьчислителе 76 возможной ошибки.Еомпаратор 75 выполнен (фиг, 9)на элементе 77 сравнения, первой ивторой группах 78, 79 элементов Ии группе 80 элементов ИЛИ,Дпя Я = 3 измеритель 72 имеетодин компаратор, для Я = 7 - семькомпараторон,соединенных в структуру пирамидального типа, и т.д,Измеритель 72 предназначен длявыделения максимального числа иэ входных чисел и определения номераэтого числа, равного возможной ошибке. Для этого на первом этапе входные числа сравниваются попарно, навтором этапе результаты первогосравнения сравниваются попарно ит.д., так что на последнем этапеопределяется максимальное число,Кроме этого, все логические выходныесигналы компараторов различных этажей вводятся в вычислитель 76 ноэможной ошибки для определения номерамаксимального числаВычислитель 76 возможной ошибки выполнен в виде программируемого постоянного запоминающего устройства(ПИЗУ), алгоритм работы которогоимеет следующии вид,Х,Х 2,ХЗ - входы кратности 1,У - выход кратности ц Блоки 7 и 10 перемножения и деления выполнены на ППЗУ и осуществляют свои операции по модулю 1,Формирователи 8 и 11 ПСП выполнены на ППЗУ и для кода (М, К, Р) - (15, 10, 3) имеют такой алгоритм работы:1349010 С =ц хЬ, . лС =С +Е вен Первое условие обеспечивает одинаковую частоту всех значений ошибокС,/Ь;. В этом случае мажоритарный(пороговый) декодер работает значительно более эффективно, чем если бы ошибки рыли равны Р; (11), Второе условие вытекает из некорректности деления на нуль. Третье и четвертое условия обеспечивают прозрачность кода при работе в канале со скачками фазы,Пусть исходный код Таунсенда - Уэлдона прозрачен (т.е, число символов в каждой проверке взаимно просто с величиной Я), Пусть в канале произошел скачок фазы на +2 Г/Я. Это значит, что если переданному слову Сн=(С Сг,еСн) отвечает принятое ц., =а., + чс) рого иэ формирователя 11 поступаетПСП Ь. На выходах блока О делениял лобразуется кодовое слово О =(Я, сС, а,), где й.Г 0,10-1,1 = Г, г), (отличное от), котороедалее подвергается кодированию с исправлением ошибок, приобретенныхсловом в канале 2 связи, Для этого вформирователе 12 синдрома из приня 10того кодового слова Й получаетсясиндром Я=(Б, ЯБ,), гдеБС0,1(-1), 1 = 1, Т, котоРПрый с частотой Г =записывается 152в блок 13 запоминания синдрома и циркулирует в нем с тактовой частотой Рс выделением символов, соответствующих проверкам кода, Выделенные вблоке 13 символы подаются на входыблока 15 выбора максимума, на первыхи вторых выходах 73, 74 которого одновременно образуются сигналыГ 0,1(-1 и ц Ы ,1,ф .,0-2, 1 = 1, 1 с. Одновременно сэтим в блоке 14 выбора порога с частотой Р/(КМ) 43 формируются пороговыезначения и Г 1)-1, 0-20/2,1=1,1 с,30Сигналы Я,р. и и поступают напороговый блок 16, на выходах когорого вырабатывается значение ошибки ЙГ 0,1Ц), 1 = 1,35 Декодирование осуществляется многократно (эа О/2 тактов) с постепенно уменьшающимся порогом. Выработанные ошибки е, через мультиплексор 17 поступают на входы корректора 18 (вычитателя по модулю Я),на дру) ие входы которого поступаетзадержанная в формирователе 12 синдрома информация, требующая исправления. Исправленные в корректоре 18 45ъинформационные символы а=( Я Я,Ъ, Ъ,,и)1 где а.,0,1. 0 Ч1 = 1, М, подаются на преобразователь 19, на выходах которого получаются символы в абсолютном 50,Я, 1 = 1, км, близкие к исходнымВ кодеке осуществляются следующие операции над сигналами, 55Сигнал на выходах преобразователя 4 формируется по правилу где Ч. - входной сигнал,- величина задержки в регистре этого преобразователя, (В этом разделе все арифметические операции производятся по модулю Я), Сигнал на выходах блока 1 перемножения определяется по правилу 1 рохождение сигнала через канал 2 связи сопровождается возникновением ошибки е (см, фиг, 10), так что на выходе канала 2 сигнал равен В блоке 1 О деления сигнал преобразуется по правилу л Ла,=С: Ь,= с,+Е,/Ь После исправления ошибок сигнал рач ли, = а, -е,= а,+ е, /Ь,-е.,а после обратного преобразования навыходах 23лч = и, - а Псевдослучайная последовательность Ь, = (Ь , Ь Ь ) в формирователях 8 и 11 синтезируется по следующим правилам:а) все значения символов ПСП от 1 до Ядолжны встречаться приблизительно одинаково часто;б) Ь 0,1=1,М;в) Ь = Ь для любого 1 = 1, 1 сМ;г) набор (1/Ь , 1/Ь 1/Ь,) является кодовым словом кода,1 О 20 25 9 3490 слово ,н=(С,СаСн), где С, =С, + 1 а на выходе блока 10 деления получецо ц. = й +1/Ь причем (1/Ь 1/Ь, ,1/Ь ) - кодовое слово, то й также кодовое слово. Поскольку по условию прозрачности исходного кода ошиблка е, = О, то после коррекции в блоке 18 ц., = , + 1/Ь, а после обратного преобразования= И; + 1/Ь, - 10 - й; - 1/Ь;, д = Г, ЕЧ, В силу четвертого условия на символы ПСП 1/Ь, =1/Ь, д поэтому= й, - .;, = сс-дСледовательно, скачок Фазы на +4/ (т.е. ошибка +1) исправляется, 15 Аналогично исправляется и скачок Фазы на другую величину. Эффективная для исправления ошибок ПСП строится следующим образом, ИнФормационные символы расставляются н виде повторяющихся конечных отрезков 12- 1 12 Я1,2. . -. ., а проверочные формируются (для кодирования) по четвертому правилу из перечисленных, При равномерном распределении ошибок многие проверки будут принимать одинаковые значения редко, и, следовательно, редко будут вноситься ошибки, Вместе с тем исправление 30 нужных ошибок будет осуществляться всегда, как и ранее.Результаты математического моделирования на ЭВМ работы кодека показывают, что он обеспечивает энергетический выигрыш кодирования 3 5 дБ и выигрыш по удельной скорости в 1, 3 - 15 раза,Таким образом, кодек квазициклического кода позволяет повысить по мехоустойчиность кодирования и исключает ошибки, обусловленные скачками фазы сигналов н канале связи с многофазной модуляцией, Дополнительным преимушеством кодека является возможность работы н более узкой рабочей иолосе частот или с более высокой скоростью без расширения полосы частот,50формула изобретения 1, Кодек квазициклического кода, содержащий на передающей стороне формирователь проверочных символов, выходы которого соединены с первыми информационными входами коммутатора, вторые информационные входы которого обьединены с информационными нходамц мчльтцллексора выходы которого подключены к вторым входам корректора, хрониэатор, первый выходкоторого соединен с тактовым входомблока запоминания синдрома, нторойи третий выходы хроцизатора подключены соответственно к тактовому иуправляющим входам Формирователя синдрома, четвертые ныходы хронизаторасоединены с управляющими нходамимультиплексора, и канал связи, о тл и ч а ю щ и й с я тем, что, сцелью повышения помехоустойчивостикодека и повышения достоверности передачи информации за счет устранениявлияция скачков фазы сигнала примногофазной модуляции, ца передающейстороне кодека введены блок перемнож.ция, формирователь псевдослучайнойпоследовательности преобразовательабсолютного кода н относительный,информационные входы которого являются входами кодека, выходы подключенык информационным входам формирователя проверочных символов и коммутатора, выходы которого соединены спервыми входами блока перемножения,выходы формирователя псевдослучайной последовательности соединены свторыми входами блока перемножения,тактовыц вход преобразователя абсолютного кода в относительный подключе.ц к первому выходу хронизатора,третьи ныхоцы которого соединены свходами формирователя псевдослучайной последовательности, выходы блокагеремцожения подключены к каналусвязи, на приемной стороне введеныблок выбора порога, блок выбора максимума, Формирователь псевдослучайной последовательности, преобразователь относительного кода н абсолютный и блок деления, выходы которого соединены с информационнымивходами формирователя синдрома, выхоцч формирователя псевдослучайной последовательности подключены к первым входам блока деления и блока выбора порога, выходы блока запоминания синдрома соединены с входамиблока выбора максимума, первые выходы которого соединены с первыми входами порогового блока, вторые выходы блока выбора максимума подключенык вторым нходам порогового блока иблока выбора порога, выходы которого соединены с третьими входами порогового блока ныходы корректора1 3 подключены к ццформдциоцньм входам преобразователя относительного кода в абсолютный, тактовый вход которого подключен к первому выходу хронизатора, пятые и шестые выходы которого подключены соответственно к входам формирователя псевдослучайной последовательности и управляющим входам блока выбора порога, вторые входы блока деления подключены кканалу связи, вход синхронизатора является входом синхронизации приемной стороны кодека, выходы преобразователя относительного кода н абсолютный являются выходзми кодекд.2. Кодек по п. 1, о т л и ч д ю щ и й с я тем, что блок выбора максимума состоит из 1 однотипныхМячеек, где 1 с = в , М - длина кодовогослова исходного кода, К - число информационных символов в кодовом слове квазициклического кода, каждая ячейка выполнена ца сумматорах, вычитателях, измерителе максимума и ошибки и дешифраторах, 1-й выход 3-го дешифратора (1 = 1, с 1 , 31, Г (1 - число фаз многофдзцой модуляции, . = Р, Р - расстояние Хемминга квазициклического кода) соединен с 3-м входом 1-го сумматора, выход которого,(кроме первого сумматора) соединен с первым входом (1-1)-го вычитателя, выход первого сумматора подклкчен к вторым входам всех вычитателей, выходы которых подключены к соответствующим входам измерителя максимума и ошибки, входы одноименных дешифраторов ячеек соответственно объединены и являются входами блока, первые и вторые выходы измерителей максимума и ошибки ячеек являются соответственно первыми и вторыми выходами блока,3. Кодекпоп, 1, о тли чд ю щ и й с я тем, что блок выбора порога состоит иэ 1 с ячеек, каждая из которых выполнена на генераторе постоянного кода, элементах равнозначности, элементе ИЛИ, элементе НЕ группах элементов И, группе элементов ИЛИ и вычислителе вероятности ошибки, первые и вторые выходы которого подключены к первым входам соответственно первых и вторых элементов равнозначности, выходы которых сосединены с входами элемента ИЛИ выход которого подключен непосредст 90 0цс нцс и через элемент И. к сц ртчпм цхоцд э 5 ев тс)В 1 Гсотнстстнсфццспервой и второй групп, ныхс)ды генердторд постоянного кс 1 д; соединены гвторыми входдмц соотвс тствующих э:сс -ментов И второй группы, выходы элементов И первой ц вторсй групп подключены к входам соответствуюпцхэлементов ИЛИ группы, одноименныенхслы вычислителей вероятности ошибки всех ячеек соответстяеццо объедицс.цы и являются первыми входдмц блока, вторые входы первого ц второгоэлемецтон равнозначности в каждойячейке соответственно объединецы ияв:яются соответствуюппгми вторымивходдми блока, входы элементов Ипервойруппы в каждой ячейке являются соответствующими третьими входами блока, выходы эпемецтов ИЛИгруппы в каждой ячейке являются соответствующими выходдмц блока,Кодек по и1, о т л ц ч аю щ и й с я тем, что синхронизаторцд передающей стороне выполнен цдсчетчике, дешифрдторах числа, триггере и генераторе тактовых импульсов,всхсд которого соединен с входом3 Д с се т чика и являе г ся пе вым Выходомхроциздтора, выходы первого и второго деспифрдторов числа соединенысоответственно с первым и вторым нходдми триггера, выходы которого явля 35ются вторыми выходами хроцизатора,выходы счетчика подключены к одноименным входам дешифраторд числа иявляются третьими выходами хронизатора. 40 5. Кодек по п, 1, о т л и ч аю ш и й с я тем, что хронизатор на приемной стороне выполнен на счетчиках, делителях частоты, дешифраторах числа, триггере, элементах И и 45 генераторе тактовых импульсов, входкоторого является входом хронизатора, выход генератора тактовых импульсов соединен с входами первого делителячастоты и первого счетчика и является первым выходом хрониздтора, выход первого делителя частоты соединен с входом второго счетчика и является вторым выходом хронизаторд, выходы первого и второго дешифрдторов числа соединены соответственно с первым и вторым входами триггера, выходы которого являются третьими выходами хронизатора, выходы первого счетчика соединены с первымивходами соответствующих элементов И, выходы которых являются четвертыми выходами хронизатора, выходы второго счетчика подключены к соЬ ответствующим входам первого и второго дешифраторов числа и являются пятыми выходами хронизатора, выход первого разряда первого счетчика через второй делитель частоты подключен к входу третьего счетчика,выходы которого соединены с входами третьего дешифратора числа и являются шестыми выходами хронизатора,выход третьего дешифратора числасоединен с вторыми входами элементов И.