Многокоординатный цифровой интерполятор

(504 С 05 В 19 ИСАНИЕ ИЗОБРЕТЕН ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Харьковский политехнический институт им.В.И.Ленина(57) Изобретение относится к областавтоматики и вычислительной техникии может быть использовано в системах с ЧПУ. Цель изобретения - повышение быстродействия устройства -достигается благодаря проведениюинтерполяции в п координатах наодном двухкоординатном блоке интерполяции и организации диагональныхуправляющих шагов, а также за счетвведения в него блока 1 управленияинтерполяцией, блока 2 управленияобменом информации, блока 3 оценочной функции, ОЗУ 5, мультиплексора6, демультиплексоров 7 - 1 О, группэлементов ИЛИ 11, 12, блока буфер1315939 т инт Бельски Составител траш Техред Л.Олрректор А.зимок Редакто одписное аз Производственно-полиграфическое предприятие, г.ужгород, ул. Проект 59/49 ТиражВНИИПИ Государствпо делам изобре35, Москва, Ж,63 П нного комитета ССС ений и открытий Раушская наб., д.1315939 ной памяти, состоящего иэ регистров14. Многокоординатный цифровой интерполятор содержит также блок 4двухкоординатной интерполяции, счетчик 13 перемещений. Устройство позволяет осуществить многокоординатную интерполяцию на одном двухкоординатном блоке интерполяции, Возможность же организовать выход тактовоИзобретение относится к автоматике и вычислительной технике и может быть использовано в системах ЧПУ станками.11 ель изобретения - повышение быст. родействия интерполятора.На Фиг.1 представлена схема интер. полятора; на фиг.2 - функциональная схема блока управления интерполяцией; на фиг.3 - временные диаграммы; на фиг.4 - схема блока управления обменом информацией; на фиг.5 - схема блока оперативной памяти; на Фиг.6 - Функциональная схема блоков оценочной Функции и двухкоординатной интерполяции.Интерполятор содержит блок 1 управления интерполяцией, блок 2 управления обменом информации, блок 3 оценочной функции, блок 4 двухкоорди натной интерполяции, три блока оперативной памяти ОЗУ) 5, мультиплексор 6, первый-четвертый демультиплексоры 7-10, первую группу 11 элементов ИЛИ, вторую группу 12 элементов ИЛИ, счетчик 13 перемещений, блок буферной памяти, содержащий и регистров 14 сдвига.Блок 1 (Фиг.2) содержит генератор 15, элемент И 16, Р-триггер 17, два элемента ИЛИ 18 и 19, 0-триггер 20, КБ-триггер 21, элементы И 22-26, счетчик 27 тактов интерполяции, регистр 28, счетчик 29 циклов интерполяцииэлемент КНЕ-И-НЕ 30, где К равно числу разрядов регистра 28, счетчик 31 тактовых сигналов, элемент И 32.Блок 2 (Фиг.4) реализован с учетом, что блок 5 построен на микросхемах К 155 РУ 2, и содержит выход 33,го сигнала с блока задания скоростисразу по нескольким координатам всоответствии с управляющим алгоритмом позволяет увеличить быстродействие интерполятора, т.к. общее количество тактовых сигналов с блока задания скорости на обработку участкасокращается за счет диагональных шагов. 6 ил. первый триггер 34, элемент И 35, элемент ИЛИ 36, второй триггер 37, счетчик 38 адреса, первый 39 и второй40 элементы И-НЕ, первый 41 эле мент НЕ-И, элемент КНЕ-И 42, второйэлемент НЕ-И 43, элемент 2 НЕ-И 44.Блок 5 (Фиг.5) содержит 1/4 микросхемы 45 памяти, где 1 - количество двоичных разрядов в информационных словах, 1 - разрядные входную ивыходную шины данных, четырехраэрядную шину адреса. Запись или считывание 1 -разрядного слова в таком блоке происходит параллельно. Количество координат, одновременно участвующих в интерполяции, при емкости 161-разрядных слов может достичь 17.Блок 3 (Фиг,6) содержит триггер46 знака оценочной функции, два элемента И 47 и 48 и элемент ИЛИ 49, аблок 4 - первый регистр 50, первыйэлемент 51 совпадения, сумматор 52накапливающего типа для вычисленияи хранения текущего значения оценочной Функции, элемент 53 совпадения,второй регистр 54.В устройстве линейная интерполяция в Х, Х Х координатахведется в ускоренном масштабе времени по циклам в одном блоке 4. В первом цикле осуществляется интерполяция проекции прямой в координатахведущая - первая ведомая, во втором цикле - ведущая - вторая ведо мая, в (и)-м цикле - ведущая(и) - я ведомая, где каждый циклсостоит из и тактов интерполяции.Каждой координате присваивается свойдвоичный код: Х в 000; Х в 001;40 Х в 010;Х - 111, и любая изних может быть ведущей на опреде 13593911 = 11 + дВМК,ленном участке, так как в качествеведущей выбирается координата с максимальным приращением. При интерполяции в координатах ведущая - ведомая используется оценочная функция 1 = ЬВМК ВДК - ЬВДКВМК где д ВМК - полное приращение поведомой координате;ВМК - текущее значение ведомойткоординаты;Ь ВДК - полное приращение по ведущей координате;ВДК - текущее значение ведущейкоординаты.Прямая делит координатную плоскость на две части, в одной из которых 0О, а в другой 11О, а еслитекущая точка находится на прямой,то=0,Если 11 О, шаг делается по обеимкоординатам одновременно, т.е. диагональный шаг, а новое значение оценочной функции 11 = 11 - (дВДК - ЬВМК) . Если 11О, шаг делается по ведущейкоординате, а новое значение оценочной Функции Следовательно, знак оценочной функции однозначно указывает, по какой из координат должен выйти очередной тактовый импульс, а следующее значение оценочной функции определяется путем арифметических операций над предьдущим значением оценочной функции и полными приращениями по координатам.Устройство работает следующим образом.С поступлением сигнала "Сброс" на второй вход блока 2 последний выдает необходимую комбинацию сигналов по записи исходной информации для интерполяции иэ блока программы в блок 5. "Андрес" подается на третьи входы всех блоков 5 оперативной памятч, ситнал "Выборка" - на вторые его входы, сигнал "Запись" на первые входы. По начальному адресу заносится в первый блок 5 оперативной памяти разность ЬВДК - ЬВМК,( и двоичный код, присвоенный коорди 5 О 15 20 25 30 35 40 45 50 55 нате, являющейся ведущей, во второй - ЬВМК, и двоичный код, присвоенный первой ведомой координате, в третий - начальное значение оценоч- ной функции 11, равное нулю, и ее знак. После каждой записи адрес изменяется на единицу. По последнемуадресу заносится н первый блок 5 оперативной памяти Ь ВДК - Ь ВМК вовторой - ЬВМК и двоичный код, присвоенный (п-)-й ведомой координате, в третий - начальное значение оценочной функции 11равное нулю, и ее знак.После записи исходной информации блок 2 управления обменом информациивыставляет начальный адрес и выдаетсигналы второго и четвертого выходовдля передачи слов в блок 4 двухкоординатной интерполяции из всех блоков5, а также выдает сигнал "Конец смены информации" на блок 1 управления интерполяцией, После чего он подготовлен к первому циклу интерполяции в координатах ведущая - первая ведомая. По сигналу "Конец смены информации" с второго выхода блока 1 управления интерполяцией тактовая частота интерполирования Г, , начинаетпоступать на первый вход блока 3 оценочной Функции, который в зависимости от знака оценочной функции распределяет тактовые импульсы по координатам ведущая - первая ведомая.Блок 4 двухкоординатной интерполяции по сигналам, поступающим на его первый и второй входы с блока 3 оценочной функции, т.е. после каждого очередного шага, вычисляет новое значение оценочной функции в соответствии с приведенным алгоритмом. Изменение знака оценочной функции фиксируется на третьем выходе блока 4 двухкоординатной интерполяции и подается на второй вход блока 3 оценочной функции. На кодовые входы демультиплексоров 7 и 8 подается из блока 4 оценочной функции код, присвоенный ведущей координате, а на входы демультиплексоров 9 и О - код, присвоенный первой ведомой координате. Следовательно, сигналы, вышедшие по ведомой координате иэ блока 3 оценочной функции и поступившие на тактовый вход демультиплексора 9, будут появляться только на одном выходе этого демультиплексора, а через группу 1 элементов И 11 И поступать на ин 1315939формационный вход только того регистра 14, который соответствует первой ведомой координате. Сигналы, ньппедшие по ведущей координате и поступаю щие на тактовый вход демультиплексора 5 8, будут появляться только на одном выходе этого демультиплексора, а через группу 11 элементов ИЛИ поступать на информационный вход только того регистра 14, который соответ О ствует ведущей координате.Регистры 14 являются именными, т.е. первый - регистр координаты Х второй - регистр координаты.Хп, и - регистр координаты Х. На сдни говые входы только двух регистров 14, соответствующих первой ведомой и ведущей координатам, поступают импульсы черезгруппу 12 элементов ИЛИ с демультиплексоров 1 О и 7, на объе диненные тактовые входы которых подаются сигналы с третьего выхода блока 1 в момент каждого такта интерполяции. Если на данном такте интерполяции есть шаг по ведомой координате, то в первый разряд регистра 14, соответствующего первой ведомой координате, заносится "1" на данном такте, а если шаг по координате отсутствует, н регистр заносится О. По 30 ведущей координате есть шаг на каждом такте интерполяции н соответствии с алгоритмом. Следовательно, н щ-разрядный регистр 14, соответствующий ведущей координате, за щ тактов интерполяции заносится щ единиц, а в щ-разрядный регистр 14, соответ - ствующий первой ведомой координате, заносится последовательно код шагов по этой координате за щ тактов ин терполяции, причем код формируется по принципу: наличие шага на данном такте - "1", отсутствие - "О". После щ тактов интерполяции заканчивается первый цикл, блок 1 перекрывает поступление тактовой частоты Й а на первом его выходе формируется сигнал "Смена информации", который подается на первый вход блока 2 управления сменой информации, вырабатывается комбинация сигналов для записи информации из блока 4 двухкоординатной интерполяции в блок 5 по ранее установленному (начальному) адресу, т.е. в блок 5 оперативной памяти заносятся три слова: ЬВЛК - ЬВМК,; ЬВМК текущее значени оценочной функции П, и ее знак. После этого блок 2 управления обменом . информации изменяет адрес на 1 и вырабатывает комбинацию сигналов для считывания из блока 5 и передачи в блок 4 трех слов: ЬВЛК ЬВМК фЬВМК начальное значение оценочной функции 11 и ее знак. Блок 4 подготовлен к второму циклу интерполяции, а на блок 1 поступает сигнал "Конец смены информации", который разблокирует поступление Г, , .Во втором цикле интерполяции за" полняется щ-разрядный регистр 14, со. ответствующий второй ведомой координате, последовательным кодом шагов по этой координате за щ тактов, а код формируется по принципу: наличие шага на данном такте - "1, отсутствие - иОнПосле второго цикла интерполяции обмен информацией между блоком 4 днухкоординатной интерполяции и блоком 5 оперативной памяти происхо,дит аналогично описанному обмену пос. ле первого цикла. Количество таких циклов равно и, где и - количество координа.т, в которых ведется интерполяция на данном участке. Поэто.му перед началом обработки каждого участка в блок 1 по второму входу вводится установка (и)-1,которая и определяет ицикл интерполяции,После окончания щ тактов интерполирования н (и)-м цикле также происходит обмен информациеймежду блоком 4 и блоком 5 под управлением блока 2 управления обменом информации с той лишь разницей, что иэ блока 4 передается три слова в блок 5 оперативной памяти по. последнему адресу, а н блок 4 двухкоординатной информации заносятся три слова, считанные по восстановленному на основании устанки (и)-1 начальному адресу, Это означает, что в блок 4 двухкоординатной информации передаются слова, которые были записаны после первого цикла интерполяции, т.е. восстанавливается состояние блока 4 для продолжения ийтерполяции в координатах ведущая - первая ведо-. мая. К данному моменту нсе и регистров 14 заполнены кодом распределения шагов по координатам за щ тактов. Сигнал "Конец смены информации" после (и)-го цикла на блокс блока 2 управления обменом информации55 не поступает по окончании обмена между блоками 4 и 5. Блок 1 управления интерполяцией вырабатывает сигнал на своем четвертом выходе, который подается на запуск блока задания скорости. С блока задания скорости начинают. поступать сигналы с заданной по программе частотой через группу 12 элементов ИЛИ на сдвиговые входы всехрегистров 14 и на вход блока 1, На выходах регистров 14 формируются управляющие сигналы по координатам в зависимости от кодов, записанных в этих регистрах с заданной по программе частотой.После ш вышедших с блока задания скорости сигналов блок 1 разблокирует поступление частоты 2;щ на блок 3 оценочной функции, а регистры 14 устанавливаются в начальное нулевое состояние. В дальнейшем работа устройства осуществляется по циклам от первого до (и-)-го в соответствии с приведенным описанием. Но все ициклов интерполяции должны производиться за время, меньшее периода следования сигналов с блока задания скорости. В счетчик 13, который работает на вычитание, перед началом отработки участка заносится величина 6 ВДК. Каждый управляющий сигнал, вышедший с регистра 14, соответствующего на данном участке ведущей координате, через мультиплексор 6 поступает на вход счетчика 13, т.е. мультиплексор 6 управляется от блока 4 кодом, присвоенным координате, являющейся ведущей. Сигнал переполнения счетчика 13 свидетельствует об окончании интерполяции. При п=2, т.е, двухкоординатной интерполяции на участке, обмен информацией между блоками 4 и 5 не нужен и поэтому запрещается блоком 1. Перед началом отработки каждого участка в регистр 28 заносится уставка (и)-1 и на вход схемы посту пает сигнал "Сброс", который устанавливает счетчики 27 и 31 и триггер 21 в нулевое состояние, а в счетчик 29 переписывается из регистра 28 двоичный код уставки (и)-1. Сигнал "Конец смены информации" проходит через элементы И 16 и ИЛИ 18, устанавливает в единичное состояние триггер 21, который разрешает прохождение тактовой частоты интерполяции йтинт через элемент И 23 на выход 5 10 15 20 25 30 35 40 45 50 схемы, а через элемент И 22 - сдвиговой частоты Гс в блок памяти Г 1 ГО.На выходе счетчика 27 появляется сигнал, когда на его вход поступает ш тактовых импульсов интерполяции. Этот сигнал означает, что окончен один цикл, переводит в нулевое состояние триггер 21, который блокирует прохождение частот Гтинти ГСАв через элементы И 23 и 22, поступает на счетчик 29, из содержимого которо. го вычитается "1", а также проходит через элемент И 32 и как сигнал "Смена информации" поступает на выход схемы.По сигналу "Конец смены информации, приходящему на вход схемы с блока 2, работа схемы возобновляется и происходит аналогично описанному. В последнем (и)-м цикле переполняется счетчик 29. Нулевой потенциал, появляющийся на его выходе, поступает на выход схемы для пуска блока задания скорости и запрещает прохождение сигнала "Конец смены информации" через элемент И 16. На выходе счетчика 31 появляется сигнал, когда на его вход придет щ импульсов с блока задания скорости. Этот сигнал перезаписывает содержимое регистра 28, равное (и - 1) - 1 в счетчик 29 и, пройдя через элемент ИЛИ 18, устанавливает триггер 21 в единичное состояние, т.е. возобновляется работа блока 1 с первого цикла.При двухкоординатной интерполяции в регистр 28 заносится уставка, равная нулю. На выходе элемента 30 появляется нулевой потенциал, который запрещает прохождение сигнала со счетчика 27 на смену информации через элемент И 32. Счетчик 29 переполняется после первого цикла и Осуществляет пуск блока задания скорости. С выходов элементов И 24 - 26 частоты, Й , Й - поступают посьсф аЬс а Ьстоянно на выход схемы и подаются в блок 2 для организации режимов записи-считывания в блоке 5 оперативной памяти. Перед началом обработки каждого участка сигнал "Сброс" устанавливает триггеры 34 и 37 в нулевое состояние, а в счетчик 38 заносится двоичный код уставки (п)-1, который определяет начальный адрес блока 5. Сигнал из импульсной последовательности Е проходит через элементы И 35 иИЛИ 36 и устанавливает триггер 37 в единичное состояние, с инверсного выхода которого подается сигнал "Выборка А". На выходе элемента И-НЕ 39 появляется сигнал "Запись", когда на 5 первый вход этого элемента поступает импульс из последовательностиОЬс Схемой выработана необходимая комбинация сигналов для записи слов из блока программы в блок 5 оперативной памяти.Одновременно сигнал "Запись" проходит через элемент 44 и по заднему фронту уменьшает содержимое счетчика 38 на единицу, тем самым устанав 15 ливается новый адрес. Следующий за этим сигнал импульсной последовательности 1 - проходит через элемент ИпЪсНЕ 40 и по своему заднему фронту переводит триггер 37 в нулевое состояние, так как его П-вход соединен с общей шиной схемы. Элемент 41 закрыт по второму входу нулевым потенциалом с прямого выхода триггера 34, поэтому сигнал "Конец смены информации" на выход схемы не подается,Следующий сигнал из последовательности Е опять устанавливает тригЬсгер 37 в единичное состояние. Схема выдает сигналы "Выборка А" и "ЗаЗО пись", а адрес после этого уменьшается на единицу. Когда счетчик 38 выходит в нулевое состояние,что соответствует последнему адресу блока 5, на выходе элемента 42 появляется положительный потенциал, который запрещает прохождение сигнала "Запись" через элемент 44, Сигнал "Запись" проходит в этом случае через элемент 43, записывает в счетчик 38 код уставки (и)-1 и переводит триггер 34 в единичное состояние, Это означает, что в блок 5 загрузилась из блока программы вся исходная информация для интерполяции.Следующий за этим импульс из последовательности Х Ь проходит черезэЬсэлемент И-НЕ 40 и элемент НЕ-И 41 и как сигнал "Конец смены информации поступает на выход схемы. В данный момент с соответствующих выходов схемы в блок 5 подается начальный адрес и сигнал "Выборка А", Следовательно, на выходах данных блока 5 оперативной памяти присутствует код записанных ранее по начальному адресу слов. Передний Фронт сигнала "Конец смены информации" используется для передачи слов из блока 5 в блок 4 двухкоординатной интерполяции. В момент заднего фронта сигнала "Конец смены информациич триггер 37 устанавливается в нулевое состояние и снимается сигнал "Выборка Ач,В дальнейшем при отработке заданного участка триггер 34 остается в единичном состоянии, а триггер 37 устанавливается в единичное состояние только сигналом "Смена информации", поступающим на вход схемы. Появляется сигнал "Выборка А", а сигналом "Запись" происходит занесение слов из блока 4 двухкоординатной интерполяции по адресу, находящемуся в счетчике 38. В момент заднего фронта сигнала "Запись" изменяется адрес на единицу и передний фронт сигнала "Конец смены информации" осуществляет передачу слов в блок 4 из блока 5 уже по измененному на единицу адресу.В зависимости от знака оценочной функции У:= 6 ВМК ВДК, - ьВДК ВМК триггер 46 находится,в единичном или нулевом состоянии, причем в единичном состоянии он находится при 11 О, а в нулевом - при 11 О.Если П О, то очередной импульс из тактовой частоты интерполяции Г, проходит. через элемент И 47 по ведомой координате, а через элемент ИЛИ 49 - на выход по ведущей координате, т,е. делается диагональный шаг. Этот же импульс поступает на вход элемента 51 совпадения, происходит передача дополнительного кода .содержимого регистра 50 в сумматор 52 для вычисления нового значения оценочной Функции(У = 11 - (ьВДК - 6 ВМК; ) .Если Б О, то очередной импульс проходит через элементы И 48 и ИЛИ 49 на выход по ведущей координате, Этот же импульс поступает на вход элемента 53, передается прямой код содержимого регистра 54 в сумматор 52 для вычисления нового знайчения оценочной функции У = У +йВМК, Если в результате суммирования содержимого регистра 54 (4 ВМК) с содержимым сумматора 52 (У) изменяется знак суммы с отрицательного на положительный, то на выхэде сумматора 52 возникает сигнал переполнения в виде высокого потенциала, постч 131593912пающего на Э-вход триггера 46. Последний по заднему фронту поступившего на вход схемы тактового импульса устанавливается в единичное состояние. Если результат суммы остается 5 отрицательным, то триггер 46 остается в,нулевом состоянии, так как переполнение сумматора не происходит.Информационные входы данных регистров 50 и 54, сумматора 52 и триг. 10 гера 46 подаются на выход схемы и соединяются с ныходными шинами данных соответствующих блоков 5 оперативной памяти, а выходы этих же данных регистров, сумматора и,триггера соединяются с входными шинами данных блоков 5.Устройство позволяет осуществить многокоординатную интерполяцию на одном двухкоординатном блоке интерполяции. Следовательно, аппаратные затраты на его реализацию сокращаются тем больше, чем в большем числе координат требуется производить интерполяцию, так как в аналогичных устройствах при интерполяции пои координатам необходимо иметь и или пблоков двухкоординатной интерполяции. Воэможность в устройстве организовать выход тактового сигнала с блока задания скорости сразу по нескольким координатам в соответствии с управляющим алгоритмом позволяет увеличить быстродействие интерполятора, так как общее количество тактовых 35 сигналов с блока задания скорости на отработку участка сокращается за счет диагональных шагов.Формула и э о б р е т е н и я,40Многокоординатный цифровой интерполятор, содержащий при интерполяции по и координатам блок двух- координатной интерполяции,и счетчик перемещений, о т л и ч а ю щ и й 45 с я тем, что, с целью повьппения быстродействия интерполятора, в него введены три блока оперативной памяти, блок буферной памяти типа первый вошел - первый вьппел", состоящий из п сдвиговых регистров, первая и вторая группы элементов ИЛИ, мультиплексор и четыре демультиплексора, блок оценочной функции, блок управления интерполяцией и блок управления обменом информации меж. ду оперативным запоминающим устройством и блоком интерполяции, причем первые выходы первой и второйгрупп элементов ИЛИ соединены соответственно с информационным и такто.ным входами первого сдвигоного регистра, а и-е выходы первой и второй групп элементов ИЛИ - с информационным и тактовым входами и-госднигового регистра, выход каждогоиз регистров соединен с одним иэвходов мультиплексора и выходом интерполятора, первые входы первойгруппы элементов ИЛИ соединены си выходами второго демультиплексора, вторые входы - с соответствующими п выходами третьего демульти"плексора, а первые входы второйгруппы элементов ИЛИ соединены си выходами первого демультиплексора,вторые входы - с соответствующимип выходами четвертого демультиплек-.сора, объединенные третьи входы второй группы элементов ИЛИ и первыйвход блока управления интерполяцией соединены с первым входом иитерполятора, кодовые входы первого, второго демультиплексоров и мультиплексора соединены с первым выходом блока интерполяции, второй выход которого .соединен с объединенными кодовыми входами третьего и четвертогодемультиплексоров, первый и второйвыходы блока оценочной функции соединены соответственно с первым ивторым входами блока интерполяции,третий вход которого соединен счетвертым выходом блока управленияобменом информации, а первый, второй и третий управляющие выходы блока обменом информации соединены соответственно с первым, вторым итретьим входами всех трех оперативных запоминающих устройств, выходданных каждого из оперативных запоминающих устройств соединен с входами данных блока интерполяции, авход данных каждого из оперативныхзапоминающих устройств - с выходами данных блока интерполяции, третий выход которого соединен с вторым входом блока оценочной функции,третий и четвертый выходы блока оценочной функции соединены с тактовыми входами соответственно,второго и третьего демультиплексорон, первый вход блока оценочной функции сбединен с вторымвыходом блока управления интерполяцией, третий выход которого соеди.г нен с тактовыми входами первого ичетвертого демуль 1 иплексоров, апервый выход - с первым входом блока управления обменом информации,пятый выход которого соединен стретьим входом блока управления интерполяцией, четвертый выход блокауправления интерполяцией соединен с выходом интерполятора, вторые входысчетчика перемещений, блока управления интерполяцией и блока управленияобменом информации соединены с входами интерполятора, вход счетчикаперемещений соединен с выходом мультиплексора, а выход - с выходом интерполятора.