Устройство для мажоритарного декодирования циклических кодов при трехкратном повторении комбинации

(50 4 Н 03 М 13 НОМИТЕТ СССРЕНИЙ И ОТНРЫТИЙ ОСУДАРСТВЕННЫПО ДЕЛАМ ИЗОБ ИСАНИЕ ИЗОБРЕТЕНИЯ ЛЬСТВ ов,ов А.Е, нформа.(54) УСТРОЙСТВО ДЛЯ МАЖОРИТАРНОГОДЕКОДИРОВАНИЯ ЦИКЛИЧЕСКИХ КОДОВ ПРИТРЕХКРАТНОМ ПОВТОРЕНИИ КОМБИНАЦИИ(57) Изобретение относится к техникесвязи и позволяет повысить достоверность обрабатываемой информации. Устройство содержит детектор качества,декодер, блок исправления стираний,коммутирующий блок, первый и второйблоки памяти, мажоритарный элемент,блок синхронизации, вход и выход устройства, первый и второй установочныевходы устройства и тактовый вход.Блок исправления стираний содержитсемь элементов И, два элемента ЗАПРЕТ, два сумматора по модулю два,элемент ИЛИ-НЕ, три элемента ИЛИ.1 з.п. ф,лы, 4 ил.Изобретение относится к техникесвязи, а именно к устройствам передачи информации с помощью использования циклических кодов.Целью изобретения является повышение достоверности обрабатываемой информации,. На Фиг. 1 приведена структурнаяэлектрическая схема устройства длямажоритарного декодирования циклических кодов при трехкратном повторениикомбинации, на Фиг. 2 в . Функциональная схема блока исправления стираний,на фиг. 3 - временная диаграмма работы устройства; на фиг, 4 - временнаядиаграмма исправления ошибок во втором повторении при использовании сигналов стирания,Устройство содержит детектор 1 качества, декодер 2, блок 3 исправления 2стираний, коммутирующий блок 4, первый блок 5 памяти, мажоритарный элемент,6, второй блок 7 памяти, блок 8синхронизации, вход 9 устройства, выход 10 устройства, первый 11 и второй 12 установочные входы устройстваи тактовый вход 13.Блок 3 исправления стираний содержит семь элементов И 14-20, два элемента ЗАПРЕТ 21 и 22, два сумматора 323 и 24 по модулю два, элемент ИЛИНЕ 25, три элемента ИЛИ 26-28.Детектор 1 качества .предназначендля анализа каждого принимаемого"Стирание" (0) в том случае, еслипринятый символ не может быть отождествлен ни с 1, ни с О,Работа блока 3 обеспечивается 51 О15 40 Первый режим работы: если деко.последовательностями синхроимпульсовСИ 01 и СИ 1 (фиг. 3): СИ 01 - "маркерпосле тайм-аута" является импульсомустановки устройства в исходное состояние. Он позволяет обнулить всеблоки 5 и 7 памяти устройства и разрешает прохождение импульсов тактовой синхронизации (СИФ) на управляющие входы элементов устройства, которые в виде пачек определенной длины,формируемых блоком 8, обеспечиваютнормальное функционирование устройства. При приеме первого и второго повторения в блоке 3 производится сравнение одноименных символов. При этом учитывается сигнал стирания для соот" ветствующего символа второго повторения сообщения, который указывает на искажение данного символа, что позволяет инвертировать искаженный символ во втором повторении (фиг. 4).При обнаружении ошибки в первом повторении (искаженный символ обозначается крестом) его запоминает ,Г 1), При приеме второго повторения (Л) Фиксируются соответствующие ему "стирания" 0 и определяется результат сложения по модулю два (5 Р ) одноименных символов кодовых векторов У 1 и У 2. Результат логического перемножения 9 и Я 1 = С 7 Г с определенной вероятностью указывает на искаженные символы второго повторения,которые инвертируются в соответствиис Т. Скорректированная комбинацияимеет вид Х = У 2 Ж 2. Указанные операции над сигналами (Фиг. 4) позволяют осуществить исправление некоторойдоли ошибок во втором повторении сообщения., закодированного циклическимкодом.При приеме третьего повторениякодовой комбинации, корректирующаяработа блока 3 исправления стиранийможет быть задана соответствующей таблицей. При этом исправление ошибок в третьем повторении кодовой комбинации производится, если есть сигнал чСтирание" и предшествующие одноименные символы двух повторенийимеют максимальный код числа единиц или нулевой код.Мажоритарный элемент 6 работает в одном из следующим режимов, который задается кодовой комбинацией результатов декодирования, поступающейс первого блока 5 памяти,. дер 2 не. обнаружил ошибок во всехтрех принятых кодовых комбинациях,или обнаружил ошибки только в однойкодовой комбинации или во всех трехкодовых комбинациях, то на выходе мажоритарного элемента 6 двоичные символы являются результатом "голосования" по большинству на одноименных позициях всех повторений.Второй режим работы: если декодер 2 обнаружил ошибки в двух кодовыхкомбинациях, то на выходе мажоритарного элемента 6 появляются символытой комбинации, в которой не обнаружено ошибок.После приема всех трех повторений сообщений на управляющие входы второго блока 7 памяти и мажоритарногоэлемента б подается последовательность К синхроимпульсов СИ 6 (фиг. 3),обеспечивающая формирование результата обработки на выходе элемента 6(фиг. 1).5Нормальную работу всех элементовустройства обеспечивает блок 8 синхронизации, на вход которого подаютсяуправляющие синхроимпульсы СИ 01("есть маркер" ) и последовательностьимпульсов тактовой синхронизации СИФ(фиг, 3), Управляющие синхроимпульсыпозволяют провести в блоке 8 пакетирование синхроимпульсов СИФ в последовательности СИ 1, СИ 2, СИЗ, СИ 4,СИ 5 и СИ 6, подающиеся на управляющиевходы соответствующих элементов устройства (фиг. 1).Синхроимпульс СИ 01, кроме обеспечения работы блока 8, поступает наодин из его выходов и затем на установочные входы детектора 1 качества,декодера 2, первого 5 и второго 7блоков памяти, в нулевое (исходное) 25состояние,Исходное состояние блоков 5 и 7 памяти в устройстве нулевое, что .обеспечивается синхроимпульсами СИ 01 ("есть маркер после тайм-аута").Эле - менты первого повторения кодовой комбинации с выхода декодера 2 с частотой следования синхроимпульсов СИ 2 заносятся во второй блок 7 памяти.Первый символ второго повторения 35 через элемент И 14 (фиг. 2), открытый на время следования символов второго повторения синхроимпульсами СИЗ, поступает на вход сумматора 23 по модулю дВа, на второй вход которого поступает одноименный символ первого повторения считываемый со второго блока 7 памяти и перезаписываемый в него с помощью СИЗ. На сумматоре 23 по модулю два происходит по разрядное сравнение обоих символов. Результат сравнения поступает на один из входов элемента И 15 (фиг. 2), на другой вход которого подается сигнал "Стирание" 8 , если детектор 1 каче ства определил, что данный символ сообщения ненадежен и выдан сигнал "Стирание" на первый вход блока.З исправления стираний. Инвертирование символа второго повторения на сумма торе 24 по модулю два происходит тогда, когда на входах элемента И 15 одновременно появляется сигнал несовпадения символов двух повторений, формируемый сумматором 23, и сигнал "Стирание" Р со второго выхода детектора 1 качества. С выходя сумматора 24 через элемент ИЛИ 27 результат обработки поступает на соответствующий выход блока 3 (фиг. 2), а затем на один из входов блока 4 (фиг. 1), на другой вход которого подается последовательность синхроимпульсов СИЗ, разрешающая запись результата обработки во второй блок 7 памяти. С приходом последующих Ксимволов второго повторения изложенные выше операции повторяются.Таким образом, по окончании приема символов второго повторения вовтором блоке 7 памяти хранится К символов первого повтора и К символов второго повтора, скорректированных с учетом сигналов Стирание" стираний О , вырабатываемых детектором 1 качества.В дальнейшей работе блока 3 исправления стираний из всех возможных состояний одноименных символов двух повторений участвуют только совпавшие элементы (Х, = Х ).В том случае, если Х = Х= 1 и присутствует сигнал лСтирание" ( 81), соответствующий одноименному ненадежному элементу третьего повторения, то срабатывают элементы И 17 и 20. Сигнал с выхода элемента И 20 (фиг. 2) через элемент ИЛИ 26 запреи(ает прохождение символа Х 3 через элемент ЗАПРЕТ 22 и, пройдя через элемент ЗАПРЕТ 21 и элемент ИЛИ 28 на выход блока 3 и далее записывается во второй блок 7 памяти при условии.С окончанием приема элементов третьего повторения во втором блоке 7 памяти хранцтся 3 К скорректированных сигналом "Стирание" символов трех- кратно повторенного сообщения, Прием третьего повторения происходит при условии подачи пакета К синхроимпульсов СИ 4 (фиг. 3) на блок 3 исправления стираний, коммутирующий блок 4 и второй блок 7 памяти.После приема и одновременного исправления К символов третьего повторения сообщения в блоке 8 вырабатывается импульс СИУ 1, констатирующий конец приема и разрешающий подачу на второй блок 7 памяти и мажоритарного элемента 6 последовательности К синх5 1246 роиттттулт т ов СИб тфттг. 3) Зта ттосттедоватетттттость обеспечивает формироватттте конечного результата обработки на выходе 10 устройства для мажоритарного декодирования циклических 5 кодов при трехкратном повторении комбинаций. 1, Устройство для мажоритарного декодирования циклических кодов при трехкратном повторении комбинации, содержащее декодер, первый выход которого соединен с первым входом пер вого блока памяти, выходы которого подключены к первым входам мажоритарного элемента, вторые входы которого соединены с выходами второго блока памяти, а выход является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности обрабатываемой информации, в него введены блок коммутации, блок синхронизации, блок исправления сти раний и детектор качества, первый вход которого является входом устройства, первый выход подключен к первому входу декодера, второй выход которого соединен с первыми входами ЗО блока коммутации и блока исправления стираний, второй вход которого подключен к второму выходу детектора качества, второй и третий входы которого объединены соответственно с вторым и третьим входами декодера и подключены соответстВенно к первому и второму выходам блока синхронизации, первый и второй входы которого являются первым и вторым устано О вочными входами устройства, а третий вход - тактовым входом, третий, четвертый и пятый выходы блока синхронизации подключены соответственно к второму, третьему и четвертому 45 входам блока коммутации и первому, второму и третьему вхоцам второго блока .памяти, четвертый вход которого объединен с вторым входом первого блока памяти и подключен к первому выходу блока синхронизации, а пятый вход объединен с третьим входом мажоритарного элемента и подключен к шестому выходу блока синхронизации, седьмой выход которого соединен с третьим входом первого блока памяти, шестые входы второго блока памяти подключены к соответствующим выходам блока коммутации, пятый, шестой и 20 Формула изобретения1 О 1 ятт сеттт.мойт тзходтт которого подключены соответственно к первому, тзторому и третьему выходам блока исправления стираний, третий, четвертый и пятый входыкоторого соединены с соответствующими выходами второго блока памяти, а шестой и седьмой входы подключены соответственно к четвертому и пятому выходам блока синхронизации.2, Устройство по и, 1, о т л ич а ю щ е е с я тем, что блок исправления стираний содержит первый,второй, третий, четвертый, пятый, шестой и седьмой элементы И, первый и второй элементы ЗАПРЕТ, первый и второй сумматоры по модулю два, элемент ИЛИ-НЕ, первый, второй и третий элементы ИЛИ, первый вход блока исправления стираний соединен с первыми входами первого и пятого элементов И, второй вход подключен к первым входам второго, шестого и седьмого элементов И, а шестой вход соединен с вторым входом первого элемента И, выход которого подключен к первым входам первого и второго сумматоров по модулю два, пятый вход блока исправления стираний соединен с вторым входом второго сумматора по модулю два, первыми входами элемента ИЛИ-НЕ и четвертого элемента И и подключен к первому выходу блока исправления стираний, выход первого сумматора по модулю два подключен к второму входу второго элемента И, выход которого соединен с вторым входом второго сумматора по модулю два, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого объединен с вторыми входами элемента ИЛИ-НЕ и четвертого элемента И и подключен к четвертому входу блока исправления стираний, а выход сое-, динен с вторым выходом блока исправ- лениЯ стираний выход элемента ИЛИ-НЕ. соединен с вторым входом шестого элемента И, выход которого подключен к первому входу третьего элемента И, второй вход которого объединен с вторым входом пятого элемента И и .соединен с седьмым входом блока исправления стираний, а выход подключен к первому входу первого элемента ИЛИ иинверсному входу первого элемента ЗАПРЕТ, выход которого соединен с первымвходом третьего элемента ИЛИ, второйвход которого подключен к выходувторого элемента ЗАПРЕТ, прямой входкоторого соединен с выходом пятого246380 1. 1. 0 0 0 О О О 1 О 0 0 О О 1 О О 0 О О Ц 1 О О 0 1: О .0 1 1 О 1 СД 1 1 1 1 0 1 1 1 1 1 Примеч а н и е. 1 - количество принятых повторений сообщения; Х , Х , Хтф ъвозможные значения, принимаемыеодноименными символами трех повторений переданного сообщения,6 - сигнал "Стирание", выраба- тываемый по информационным символам сообщения, если принятыйсимвол не может быть отождествлен ни с 1, ни с О; У , У , Узначения выходных сигйалов блока 3 исправления стираний, заносимые в одноименные ячейкипамяти регистров сдвига второгоблока 7 памяти. 7 1 элемента И, а инверсный вход объединен с прямым входом первого элемента ЗАПРЕТ. и подключен к выходу первого элемента ИЛИ, второй вход которого соединен с выходом седьмого элемента И, второй вход которого подключен к выходу четвертого элемента И, третий вход блока исправЯения стираний подключен к третьему входу третьего .элемента ИЛИ, выход которого соединен с третьим входам блока исправления стираний,+с Я Ц жсар гссирам Еиа 0 о.т оставител ехред В,К а Редактор ГиВолкова Корректор ОиЛуговая каз 4022 писное Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4 сии сии сисиссиб сиис Тираж 81 б НИИПИ Государственного по делам изобретений 13035, Москва, Ж, Ра