Цифровой функциональный преобразователь (его варианты)

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 6 06з 0 0 ССУД АРС ПО ДЕЛАМ БР ЕН"2;"д1,.".Г3 9 етельству Я,об" 2. Ци овате ТВЕННЫЙ НОМИТЕТ СССР ЗОБРЕТЕНИЙ И 03 НРЬПИЙ ОПИСАНИЕ К АВТОРСКОМУ СВ(56) 1. Авторское свидетельство СССР И 598070, кл, С 06 Г 7/38, 19782. Авторское свидетельство СССР Ю 541167, кл 6 06 Г 7/38 1973 (прототип).(,54) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБ"РАЗОВАТЕЛЬ(ЕГО ВАРИАНТИ )б 7 ) 1. ЦиФровой Функциональный преобразователь, содержащий сумматор-вычитатель, первый и второй суммато.ры, второй, третий и четвертый регистры, блок памяти, блок анализа, первый и второй коммутаторы и блок управления, причем первый выход блока управления соединен с управлвощим входом блока памяти, второй; третий, четвер" тый и пятый выходы блока управления соединены с управляощими входами сжтветственно первого, второго, третьего и четвертого регистров, первые выходы разрядов первого, второго и третьего регистров соединены с первыми информационными входами первого, второго сумматоров и первым инФормационным входом сумматора"вычитателя выходы которых соединены с первыми информационными входами первого, второго и третьего регистров, вторые инФормационные входы первого, второго и третьего регистров соединены с первым, вторым и третьим входами устройства, шестой и седьмой выходы блока управления соединены с первым и вторым управляющими входами блока анализа, первый и второй выходы которых соединены с пер" выми управляющими входами первого и 80.101 4 второго коммутаторов, третий выходблока анализа соединен с управлеощим входом сумматора-вычитатеяя выход первого коммутатора соединен с вторым входом первого сумматора, вход блока упраэления соединен с четвертым входом устройства. первый выход которого со единен с вторым выходом разрядов третьего регистра, о т л и ч а ющ и й с я тем, что, с целью расиире" ния Функциональных возможностей за счет вычисления ЛогариФиической Функ"ции и вычисления Функции квадратногокорня, а также повышения быстродействия, устройство содержит пятый ре"гистр, причем восьмой выход блока уп" равления соединен с управляощим входом пятого регистра, инФормационныйвход которого соединен со вторым выходом разрядов второго регистра, третий выход разрядов которого со- единен .с первым инФормационным входом блока анализа и вторым выходом устройства, третий выход которого соединен с вторым инФормационным входом блока анализа и вторым выходом разрядов первого регистра, тре" тий выход разрядов которого соединен с инФормационным входом четвертого регистра, выход разрядов которого соединен с инФормационным входом первого коммутатора, выходразрядов пятого регистра соединен с инФормационным входом второго коммутатора, инФормационный выход которого соединен с вторым инФормационным входом второго сумматора, а выход блока памяти соединен с вторым информационным входом сумматора-вычитателФровой Функциональный прераз ль по и. 1, о т л и ч а е4316равления 63. Результаты суммированияе вычитания ( в зависимости от значения Э ) записываются младшими разрядами вперед в освобождающиеся при сдвиге старшие разряды регистра 56 и продвигаются к его началув сторону младших разрядов). В конце аей итерации в регистре 56 находится значение 2 + .Затем ( по импульсу конца итерации определяется отношение Х 1+1 и У +1 для следующей+1)ей итерации й твде После выполнения и итераций процесс вычисления заканчивается в регистрах 54 и 55 (выходы 68 и 69.) находятся значения квадратного корня из аргу" мента Х, в регистре 56 (выход 70,) на"ходится значение логариФмической функ" ции аргумента Х, а на выходе 69 ЦФП появляется импульс конца вычисления;В таблице приведен один из приме" ров вычисления Функций квадратного корня и логариФма иэ аргумента Х0,6724., е в ее вЕв (+2 " ф)3 яа в ее тв е ез х ае т т т е в е еа ае аее е е еа е2 ю+те,016292872 1 1 0,405464 0;2231424 0,1177824 0,0606224 0,6724 Я/,786609 е 1 0 е 1 О 0,756450,8037281 0,8111905 0,0307712 0,8162863 0,015504. с0,0077808 е 1 0 0,8175279 1 1 0,0038976 О,ОО 19488 010009744 0,0004864 0,0002416 0,8194749 е 1 0 0 3973312 0,8191246. е 0,3963568 -.0,3968433 0 3970848 т 0,3969035 т 0,0001813 0)8199245 1 1 е 1 0 е 1 0 10 0,819875 0,8200751 Точно 0,82 0,82 0,0000751 е 0,0000755 Ошибка 15 10194шими разрядами вперед в оовобождаювщиеся при сдвиге старшие разряды регистра 55 и продвигаются к его началу ( я сторону младших разрядов ). Вконце 1-й итерации в регистре 55 на- эходится новое значение Ч, , а врегистре 54. сохраняется предыдущеезначение, т.е.Х тХПри отношении ХУ результатыФ.1суммирования значений Хи У 2 3 ф") 11э 3с выхода сумматора 53 через коммута"тор 61 записываются младо(ими разрядами вперед в освобождающиеся присдвиге старшие разряды регистра 54 ипродвигаются к его началу в сторону 1 змладш(их разрядов )В этом случае врегистре 54 находится новое значение .Х+1, а в регистре 55 сохраняетсяпредыдущее значение У +1= У . В сум",матореевычитателе 52 производится ал"щгебраическое сложение содержаний 7в регистре 56 с очередной константоииэ блока памяти 58, которые продвигаются на сумматор 52 при помощи импульсов продвижения с выхода, блока уп е 0,463168е 0,2400256е 0,3578081710191Иоделирование проводится для интервала изменения аргумента 0,5Х ( 1,поскольку логарифм нуля не существует,а весь диапазон вычисляемых чисел вспециализированных системах можнопредставить в этом интервале, произьодя операцию нормализации, т.е.:первый значащий разряд всегда значащий.Погрешность вычисления указанныхфункций определяется длиной разряд- . 1 вной сетки ЦФИ и при использовании врегистрах и сумматорах дополнительныхзйитных разрядов п д )108всегда меньше единицы последнего младшего разряда ь, что подтверждаетсярезультатами моделирования,Иаксимальное время вычисления од"новременно двух укаэанных Функций вобоих вариантах данного ЦФП равнов двоичных тактах для.параллельного рвпринципа работы (параллельные сумматоры и матричные двигатели )Т,к= 2 в 1,а для последовательного принципа. работы одноразрядные сумматоры и последовательные регистры сдвигаТ; = ьп+ее+ 3 (и+4.цПо бйстродействию оба варианта ЦФПодинаковы, так как благодаря особеннос.ти алгоритма вычисления в каждой ите-:рации для Хи У выполняется толькоодно слояение, а второе пропускается.ЭФФективность изобретения заключается в расаирении.функциональных возможностей (за то же самое время и да-же за меньщее время и при тех же ап"3паратурных затратах одновременно вычисляются две Функции: квадратный корень и логарифм ) и повьаении быстродействия устройства за счет обеспе- .чения сходимости итерационного про". цесса.(т.е обеспечение заданнойточности вычисления для всего диапа"эона изменения аргумента ) за и итераций, а не 2 п итераций, как в другихизвестных итерационных устройствах. 4 фВ зависимости от констант, записанных в блоке памяти, можно вычис" 1318лять двоичный, натуральный, десятич- , ный и т.д логарифмы. При этом изменяется также основание логарифма вводимого в качестве начального эначения 1 в регистр для реализации соотноаения 2 .По сравнейию с одновременным использованием для вычисления указанных Функций двух отдельных известных устройства или микропроцессоров, данный ЦФП обладает меньюими аппаратурными затратами.Второй вариант ЦФР по сравнению с его первым вариантом обеспечивает сокращение аппаратурных затрат ( поскольку он проще на один сумматор и регистр сдвига )Первый вариант ЦФП по сравнению с его вторым вариантом в.случае экст" ремальных условий эксплуатации ( при космических, оадиационных и микровол" новых излучениях )обладает большей надежностью, поскольку содержит меньшее количество элементов И. Поэтому его использование целесообразно для бортовой аппаратуры.Благодаря больюому быстродействию. широким Функциональным Возможностям ( вычисление чказанннх Ьчнкций актуально в области упвавления и регули" . рования, например при управлении роботов и манипуляторов, при. автомати-. ческом управлении работой двигателей и оптимальным расходом аоплива и т.д. ), небольшим аппаратурным затратам и, следовательно, низкой стон" мости использовуние предлагаемого ЦФП в качестве специализированного процессора позволит повысить произ" ворительность вычислений при боль-. шой частоте обращения к определению указанных. Функций или при работе в реальном масштабе времени для большинства технических и производственных процессов в устройствах и системах автоматики, телемеханики, телеуправления, телеиэмерения, регулирования и управления.Составитель В. ВенцельРедактор Р. Цицика техре 8 Л.Пекарь КорректорВ. ГирнякЗаказ 3705/ 3 Тираж 70 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий1105 Москва ЖРаюская наб. д. 4/Аев еееютеее 4 в Ав втифилиал ППП "Патент", г. Ужгород, ул. Проектная, 41019 щ и й с я тем, что блок управления содержит генератор тактов, счетчик импульсов, деюифратор, триггер,первый и второй элементы И, первый и второй элементы ИЛИ и элементы задержки, причем тактовый выход генератора тактов соединен с первым входом счетчика тактов и первыми входами первого и второго элементов И, выход счетчика тактов соединен с вхо- дом дешифратора, первый выход кото. рого соединен с первым управляющим входом генератора тактов,. второй управляющий вход которого соединен с выходом элемента задержки, вход ко" торого соединен с входом блока управления и первым входом первого элемента ИЛИ, второй вход которого соединен с вторым выходом дешифратора, третий выход которого соединен с первым входом триггера, инверсный выход которого соединен с вторым вхо" дом первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ и с первым, вторым, третьим и четвертым выходами блока управления, пятый выход которого соединен с выходом второго элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, второй вход .которого соединен с прямым выходом триггера, инверсный выход которого соединен с шестым выходом блока управления, седьмой и восьмой выходы которого соединены с выходами соответственно первого и второго элементов ИЛИ, второй вход счетчика тактов соединен с первым выходом дещифрато" ра, выход первого элемента ИЛИ соединен с вторым входом триггера.3. Цифровой Функциональный преоб" разователь, содержащий сумматор"вычитатель, сумматор, первый, второй и третий регистры, блок памяти, -блок анализа, первый и второй коммутаторы и блок управления, причем первый выход блока управления соединен с управляющим входом блока памяти, второй, третий, четвертый и пятый выходы бло" ка управления соединены с управляющими входами соответственно первого, второго, третьего и, четвертого регистров, первые выходы разрядов первого, третьего и четвертого регистров со" единены с первым информационным входом блока анализа, первым информационным входом сумматора-вычитателя, первым информационным входом сумматора, первые информационные входы ,первого и, второго регистров соедине" ны с первым и вторыми входами уст" ройства, выход первого коммутатора соединен с вторым информационным входом сумматора, выход сумматора-вычитателя соединен с первым информационным входом третьего регистра, первый вход блока управления соединен с третьим входом устройства, второйвход которого соединен с первым выходом блока анализа, о т л и ч а ющ и й с я тем,что,с целью расширенияФункциональных возможностей за счетвычисления логарифмической Функциии вычисления Функции квадратногокорня, атакже повышения быстродействия за счет сокращения времени вы"числения, устройство содержит третий коммутатор, причем первые управляющие входы первого и второго коммутаторов соединены соответственно с шестым и седьмым выходами блока управления, выход второго коммутаторасоединен с информационным входом четвертого регистра, выход сумматора соединен с информационным входом третьего коммутатора,. первый и вто" рой управляющий вход которого соединены с шестым и восьмым управляющими выходами блока управления, второйуправляющий вход первого коммутатора соединен с восьмым управляющим выходом блока управления, девятый выход которого соединен с вторым управляющим входом втооого коммчтатооа, пео"вый и .втооой информационные входы ко"торого соединены с первыми выходами разрядов первого и второго регистров, вторые выходы разрядов которых соединены с первым и вторым выходами устройства,. первый и второй информационные входы первого .коммутаторасоединены с первыми выходами разрядовфпервого и второго регистров, вторые информационные входы которых соединены с первым и вторым информационными выходами третьего коммутатора, первый выход разрядов второго регистра соединен с вторым информационным входом блока анализа, второй выход которого соединеи с третьим входом блока управления, десятый выход которого соединен с управляющим входом сумматора"вычитателя, второй информационный вход которого соединен синформационным выходом блока памяти, информационный вход третьего регистра соединен с четвертым входом устройства, третий и четвертый выходы которого соединены с вторым выходом разрядов третьего регистра и1019 одиннадцатым выходом блока управления.4. ЦиФровой Функциональный преобразователь по и, 3, о т л и ч а ющ и й с я тем, что блок управления содержит генератор тактов, счетчик тактов, дешиФратор, первый, второй, третий и четвертый; триггеры, с первого по десятый элементы И, первый и второй элементы ИЛИ и элемент задержки, причем тактовых выход генератора тактов соединен с первым входом счетчика тактов и первыми входами первого и второго элементов И, выход счетчика тактов. соединен с входом дешиФратора, первый выход которого со- единен с вторым входом счетчика тактов и с первым управляющим входом генератора тактов, второй управляющий вход которого соединен с выходом элемента задержки, второй выход дешиФра" .тора соединенс первым входом перво" го элемента ИЛИ, выход которого соединен с первым входом первого триггера, прямой и инверсный выходы которого соединены с вторыми входами со" ответственно первого и второго эле" ментов И, третий выход дешиФратора со-. единен с вторым входом первого триггера и первыми входами третьего и четвертого элементов И, первые входы пятого, шестого, седьмого и восьмого элементов И соединены с первыми входами,первого, второго и третьего триггеров, вторые входы второго и треть" 443 его триггеров соединены с выходами третьего и четвертого элементов И, вторые входы третьего, четвертого, 1пятого и шестого элементов И соединены с прямым выходом четвертого триг гера, первый и второй входы которого соединены с выходами седьмого и вось" мого элементов И; прямые выходы вто" рого и третьего триггеров соединены с первыми входами девятого и десятого элементов И, вторые входы которых соединены с выходом второго элемента И и с первым входом второго элемента ИЛИ, выход первого элемента И соединен со вторым входом второго элемента ИЛИ, вторые входы седьмого, восьмого элементов И первого элемента ИЛИ соединены с первым. вторым и третьим входами блока управления, первый, второй и третий выходы которого соединены с выходами второго, девятого и десятого элементов И, четвертый и пятый выходы блока управления соединены с выходами второго элемента И второго элемента ИЛИ, шестой, седьмой, восьмой и девятый выходы блока управления соединены с первым входом де" сятого, выходом пятого; первым вхо" дом девятого и выходы шестого элементов И, десятый и одиннадцатый выходы блока управления соединены с выходами четвертого триггера и дешиФ" ратора, управляющий вход элемента задержки соединен с третьим входом бло-. ка управления.1Изобретение относится к циФровой вычислительной технике и может быть использовано для аппарата вычисления одновременно квадратного корня и логариФма.Известно устройство вычисления Функции, содержащее три регистра, блок памяти, коммутатор, блок сравнения и элемент И. Это устройство предназначено для вычисления ряда элементарных Функций в том числе и Функции логариФ- ма 1, для диапазона аргумента Х ) 1) 11,Недостатком устройства является невозможность одновременно вычислить квадратный корень из аргумента. 2Наиболее близким по техническойсущности к изобретению является устройство для вычисления логариФмической Функции, содержащее три суммато ра-вычитателя, четыре регистра, блок,памяти, два коммутатора, блок анали" за сходимости, блок определения циФ- ры псевдочастного, блок сброса блок повторения итераций и блок управле О ниЯ 12 .Недостатком устройства являютсяего ограниченные Функциональные возможности, так как оно предназначенотолько для вычисления логариФмичес"15 кой Функции. Кроме того, для обеспепятый выходы блока управления соединесумматоров и первым информационным вхо дом сумматора"вычитателя, выходы которых соединены с первыми информационными входами первого, втс 4 ого и третьего регистров, вторые информационные входы первого, второго и третьего регистров соединены с первым,вторым и третьим входами устройства,шестой и седьмой выходы блока управления соединены с первым и вторымуправляющими входами блока анализа,первый и второй выходы которых соединены с первыми управляющими входамипервого и второго коммутаторов, третий выход блока анализа соединен суправляющим входом сумматора"вычитателя, выход первого коммутатора соединен с вторым входом первого сумматора, вход блока управления соединенс четвертым входом устройства, первыйвыход которого соединен с вторым выходом разрядов третьего регистра, содержит пятый регистр, причем восьмой выход блока управления соединен суправляющим входом пятого регистра,информационный вход которого соединенс вторым выходом разрядов второго регистра, третий выход разрядов которого соединен г первым информационнымвходом блока анализа и вторым выхо 3 101 чения сходимости необходимо повторить по два раза все кратные четырем итерации, что увеличивает время вычис" ления до и +Я +4 итераций, где ь " разность аргумента.Целью изобретения является расшире ние Функциональных возможностей устройства за счет одновременного вычис"ления логарифмической Функции и вычис ления Функции квадратного корня, а также повышения быстродействия его работы.Согласно первому вар ианту поставленная цель достигается тем, что цифровой Функциональный преобразователь, содержащий сумматор-вычйтатель, пер. вый и второй сумматоры, первый, вто" рой, третий и четвертый регистры, блок памяти, блок анализа, первый и второй коммутаторы я блок управления, причем первый выход блока управления соединен с управляющим входом блока памяти, второй, третий, четвертый и ны с управляющими входами соответственно первого, второго, третьего ичетвертого регистров, первые выходыразрядов первого, второго и третьегорегистров соединены с первыми информационными входами первого, второго 3443дом устройства, третий выход которого соединен с вторым информационнымвходом блока анализа и вторым выходомразрядов первого регистра, третий вы ход разрядов которого соединен с информационным входом четвертого регистра, выход разрядов которого соединенс информационным входом первого коммутатора, выход разрядов пятого регист о ра соединен с информационным входом. второго коммутатора, информационныйвыход которого соединен с вторым информационным входом второго сумматора,а выход блока памяти соединен с вто- .5 рым информационным входом сумматоравычитателя.Блок управления содержит генератортактов, счетчик импульсов, дешифратор,триггер, первый и второй элементы И,первый и второй элементы ИЛИ и элемен"ты зааеожки, поичем тактовый выходгенератора тактов соединен с первымвходом счетчика тактов и первыми входами первого и второго элементов И, выход счетчика тактов соединен с входомдешифратора, первый выход которогосоединен с первым управляющим входомгенератора тактов, второй управляющийвход которого соединен с выходом элемента задержки, вход которого соеди" ЗО нен с входом блока управления и первым входом первого элемента ИЛИ, второй вход которого соединен с вторымвыходом дешифратора, третий выход которого соединен с первым входом триг гера, инверсной выход которого со"единен с вторым входом первого эле"мента И, выход которого соединен спервым входом второго элемента ИЛИи с первым, вторым, третьим.и четвер-тым выходаии блока управления, пятыйвыход которого соединен с выходомВторого элемента ИЛИ, второй вход которого соединен с выходом второго зле"мента И, второй вход которого соединен с прямым выходом триггера, инверсный выход которого соединен с шестымвыходом блока управления, седьмой ивосьмой выходы которого соединены свыходами соответственно первого ивторого элементов ИЛИ, второй входсчетчика тактов соединен,с первымвыходом дешифратора, выход первогоэлемента ИЛИ соединен с вторым входом триггера;Согласно второму варианту поставленная цель достигается тем, что Функциональный преобразователь, содержащий сумматор-вычитатель, суиматор,первый, второй и третий регистры,5 10194 блок памяти, блок анализа, первый и второй коммутаторы и блок управления, причем первый выход блока управления соединен с управляющим входом блока памяти, второй, третий, четвер- % тый и пятый выходы блока управления соединены с управляющими входами соответственно первого, второго, третьего и четвертого регистров; первые выходы разрядов первого, третьего и 1 четвертого регистров соединены с первым информационным входом блока анализа, первым информационным входом сумматора-вычитателя, первым информационным входом сумматора, первые И информационные входы первого и второго регистров соединены с первым и вторым входами устройства, выход первого коммутаторасоединен с вторым информационным входом сумматора, вы- щ ход сумматора-вычитателя соединен с первым информационным входом третьего регистра., первый вход блока управления соединен с третьим входом устройства, вторОй вход которого 2 у соединен с первым выходом блока анализа, содержит третий коммутатор, причем первые управляющие входы первого и второго коммутаторов соединены соответственно с щестым и седьмым И, выходами блока управления, выход второго коммутатора соединен с информационным входом четвертого регистра выход сумматора соединен с информационным входом трЕтьего коммутатора, первый и второй управляющий входы которого соединены с щестым и восьмым управляющими выходами блока управления, второй управляющий вход первого коммутатора соединен с восьмым управлякицим выходом блока управления, де Е вятый выход которого соединен с вторым управляющим входом второго коммутатора, первый и второй информаци- онные входы которого соединены с первыми выходами разрядов первого и М второго регистров, .вторые выходы разрядов которых соединены с первым и вторым выходами устройства, первый и второй информационные входы первого . коммутатора соединены с первыми выхо. р дами разрядов первого и второго регистров, вторые информационные входы которых соединены с первым и вторым информационными выходами третьего коммутатора, первый выход разрядов второго регистра соединен с вторым информационным входом блока анализа, второй выход которого соединен с третьим входом блока управления, десятый 43 6выход которого соединен с управляющим входом сумматора"вычитателя, второй информационный вход которого соединен с информационным выходом блокапамяти, информационный вход третьегорегистра соединен с четвертым входомустройства, третий и четвертый выходыкоторого соединены с вторым выходомразрядов третьего регистра и одиннадцатым выходом блока управления; Блок управленяя содержит генератор тактов, счетчик тактов, дешифратор, первый, второй, третий и четвертый триггеры, с первого по десятый элементы И, первый и второй элементы ИЛИ и элемент задержки,.причем тактовый выход генератора тактов соединен с первым входом счетчика тактов и первы" ми входами первого и второго элемен-. тов И, выход счетчика тактов соединен с входом деюифратора, первый вы" ход которого соединен с.вторым входом счетчика тактов и с первым управляющим входом генератора тактов; второй управляющий вход которого соединен с выходом элемента задержки, второй выход денифратора соединен с первым входом первого элемента ИЛИ, выход которого соединен с первым входом первого триггера, прямой и инверсный выходы которого соединены с вторыми входами соответственно первого и второго элементов И, третий выход дешиф" ратора соединен с вторым входом первого триггера и первыми входами третьего и четвертого элементов И, первые входы пятого, щестого, седьмого и восьмого элементов И соединены с первыми входами первого, второго и третьего триггеров, вторые входы второго . и третьего триггеров соединены с вы" ходами третьего и четвертого элементов И, вторые входы третьего, четвертого, пятого и вестого элементов И ,соединены с прямым. выходом четвертого ,триггера, первый и второй входы которого соединены с выходами седьмого и восьмого элементов И, прямые выходы второго и третьего триггеров соединены с первыми входами девятого и десятого элементов И, вторые входы которых соединены с выходом второго элемента И и с первым входом второго элемента ИЛИ внход первого элемента И соединен с вторым входом второго, элемента ИЛИ, вторые входы седьмого, восьмого элементов И и первого элемента ИЛИ соеди-. нены с первым, вторым и третьим вхо" дами блока управления; первый, второй9 10194 товых импульсов для выполнения итерационного процесса и вцйолнен для по" следовательного принципа работы и содержит генератор тактов 34, счетчик тактов 35, дешифратор-шифратор 36 5 триггер 37, первый и второй элементы И 38 и 39, первый и второй элементы ИЛИ 40 и 41 г элемент задержки 42 и шину 43. На вход 3 блока управления 13 подается стартовый им пульс. С выходов 44"46 подается после довательность тактовых импульсов для продвижения информации на выход ре" гистров 4-6 и выборки значений из блока памяти 9, с выходов 48 и 51 по- и дается последовательность тактовых импульсов для сдвига значений в регистрах 7 и 8 и продвижения информации на их выходах, с выхода 50 вы" дается последовательность импульсов ув конца итерации, с выхода 49 выдается импульс бланка. С выхода 47 выдается последовательность импульсов на вход блока памяти 9; Работа блока управления 13 поясняется временными диаграммами импульсов (Фиг. 4 ), где СИ - стартовый импульс, ТИ - тактовые импульсы, ИС -. импульс сдвига, ИП -импульс продвижения, ИНИ - импульс начала итерации, ИКИ - импульс конца итерации, ИКВ - импульс конца вычис" ления и ИБ - импульс бланка.ЦФП (второй вариант ) (Фиг. 5 ) содержит сумматор-вычитатель 52, сумма.тор 53, первый, второй, третий и четвертый регистры 54-57, блок памя- зф ти 58, первый - третий коммутаторы 59-61, блок анализа 62 и блок п-. равления 63. Выход первого регистра 54 соединен с входами первого и второго коммутаторов 59 и 60 и блока ф анализа 62, Выход второго регистра 55 соединен с входами коммутаторов 59 и 60 и блока анализа 62. Вцход коммутатора 59 соединен с. вторым входом сумматора 53, на первый вход которо го подсоединен выход регистра 57, на вход которого подсоединен выход коммутатора 60. Выход сумматора 53 соединен с входом третьего коммутатора 61. Выход третьего регистра 56 со- ур единен с первым входом сумматора"вычитателя 52, выход которого соединен с входом регистра 56. Выход блока па. мяти 58 соединен с вторым входом сумматора-вцчитателя 52, Выходы коммутатора 61 соединены с входами регистров 54 и 55 соответственно. Выходы блока анализа 62 соединены с входами блока управления .63, выходы 43 10 которого соединены с управляющими,входами регистров 54 и 55, с управляющим входом регистра 56, входом блокапамяти 58, с управляющим входом ре-.1гистра 57, управляющими входами ком".мутаторов 59 и 61, управляющими входами коммутатора 60 с управляющим входом сумматора-вычитателя 53 Вход 64 ЦФП для аргумента Х соеди" нен с входом регистра 54. Вход 65 ЦФО для значения 11соединен : входом регистра 55 ь Вход 66 ЦФП для значения -26 пКп соединен с входом регистра 56,. Выход 67 для стартового импуль" са соединен с входом блока управления 63. Выходы 68 и 69 ЦФП для квадратного корня из аргумента .являются выходами соответственно регистров 54 и 55. Выход 70 ЦФП для логариФмической функции является выходом регистра 56. Выход 71 ЦФП для импульса конца вычисления является выходом блока управле" ния 63.Сумматор 52 и сумматор-вычитатель 53 выполнены в.виде одноразрядной схемы либо в виде параллельной схемы. Регистры 54-56 являются обычными регистрами сдвига Блок сдвига 57 выполнен ( например ) либо в виде регистра сдвига для"последовательного принципа вычисления, либо в виде матричного сдвигателя. для параллельного принципа вычисления.Коммутаторы 59 и 60 выполнены(Фиг. 6 ) в виде .двух элементов И 72и 73 или двух блоков элементов И 72и 73, на входы которых подсоединеныпервый и второй входы 74 и 75 и первцйи второй управляющие входы 76 и 77,а выходы соединены с выходом 78.Коммутатор 61 выполнен (Фиг, 7)в виде двух элементов И 79 и 80 илидвух блоков элементов И 79 и 80, на входы которых подсоединен вход 81 и первый и второй управляющие входы 82 и 83, а выходы являются выходами 84и 85Блок анализа 62 представляет собой схему сравнения двух цифровыхкодов, Блок анализа 62 имеет двавыхода, первый для сигнала ХС Уи второй для сигнала Х 1 ) У 1.Блок управления 63 ( Фиг. В )содержитдля последовательного принци.па работы при использовании последо"3 . 101 Ч 4Вычисление указанных функций в первом варианте построения данного ЦФП производится следующим обраэом.Первоначально по входу 14 в рщ;гистр 4 заносится значение арумента Х, а в регистры 5 и 6 соответственно заносятся значения 1 Ь (вход 15)и "21 п Кп (вход 16), причем два последних значения можно заносить структурно путем соответствующей коммута" 1 вции установочной шинн на разрядах регистров 5 и 6 (входы 15 и 16 ) и подачя на установочную шину, например,стартового импульса. Значения Х иУв и соответственно Х ) и У пере- иписываются в регистры 7 и 8 йри помощи стартового импульса или импульсов конца итерации. Элементы И для перезаписи могут находиться либо в регист рах 4 и 5, либо в регистрах 7 и 8.Затем на вход 17 ЦФП передаетсястартовый импульс. В любой ) -ой итерации в блоке анализа 10 определяетсясоотношение между Х ) и У и Формиру 3ются значения операторов с 1, , ф . и3 для текущей итерации. С внходовблока управления 13 выдается последовательность импульсов сдвига (числокоторых равно номеру итерации ), которые сдвигают содержания регистров 7 и 8. Затем с внхоаов блока уп-оавления 13 выдается последовательность импульсов продвижения, при этомсодержания регистров 4-8 и очереднаяконстанта из блока памяти 9 продвигаются на соответствующие входы сумматоров 1 и 2 и сумматора-вычитате"ляг 3. Причем содержание регистров 7 и8 передается на входи сумматоров 1и 2 только при наличии разрешающеговсигнала на другом входе коммутаторов 11 и 12, а разрешающий потенциал ( сигнал ) выдается в каждой итерации только либо на коммутатор 11, либо на коммутатор 12 (второй сигналявляется инверсией первого). Результаты суммирования с выходов сумматбров 1 и 2 или суммирования-вычитания с выхода сумматора-вычитателя 3 ф записываются младшими разрядами вперед.в освободившиеся при продвижении старшие разряды регистров 4-6 и продвигаются к их началу 1,в сторону младших разрядов ). В конце итерации в,регистрах 4-6 содержатся результаты 1-ой итерации, а в регистрах 7 и 8 содержатся нулевые значения. В следующей ) +1 итерации описанный процесс повторяется. 43 14После выполнения п итераций в регистрах 4 и 5 (выходы 20 и 19 ) содержится значение Функции квадратно" го корня из аргумента Х, в регистре 6 (выход 18 ) содержится значение лога" рифмической Функции аргумента Х, на третьем выходе де"ифратора-шифратора 36 блока управления 13 появляется импульс конца вычисления, генератор 34 блока управления 13 прекращает работу и итерационный процесс вычисления заканчивается.Вычисления указанных Функций во втором варианте ЦФП производятся следующим образом.Первоначально по входу 64 в ре-. гистр 54 заносится аргумент Х, а по входам 65 и 66 в регистры 55 и 56 заносятся значения 1)В и "2 Ф в М;Э .В блоке анализа 6 моментально определяется отношение значений Х о и Увили в любой ) -й итерации Х и У)и на его соответствующем выходе 1 Х) Ъи Х ( 1 ) появляется сиг 9нал. Затем по входу 67 подаетсястартовый импульс, по которому за"пускается в блоке управления 63 генератор импульсов 86, и выдаются на.коммутаторы 59-61 сигналы, которыеопределяют, например,при Х Ъ Узначение У иэ регистра 55 переписы"вается через коммутатор 61 в регистр 57 и через коммутатор 59 усумматор 53. На сумматор-вычитатель 52 выхода блока управления 63выдается значение оператора= +1 по которому производится сложение. ЭПри,Х ( У значение Х) иэ регистра 54 переписывается через коммутатор 60 в регистр 57 и через коммутатор 59 в сумматор 53. На сумматор-вычитатель 52 с выхода блока управления 63 выдается значение операто ра у .= -1, по которому выполняетсявычитание.В любой-й итерации значение ре"гистра 57 сдвигается наразрядоввправо от двоичной запятой путем подачи последовательности импульсов свыхода блока управления 63. Послесдвига значения в регистре 57 1 для ХЪ У ) с выходов блока управления 63 выдается последовательность/импульсов продцижения содержаний трегистра 55 и регистра 57 ,т,е. зна-чения У 2 +" ) на входы суммато")ра 53, в котором происходит их суммирование. Результаты суммированиячерез коммутатор 61 записнваются млад