Устройство для модуляции сигнала

(51) 5 НОЗМЗ 00 ОБ ЕТЕН ЕН ИИ СИГНАКомитет Российской Федераци по патентам и товарным знака ПИСАНИЕ(76) Кутаев Юрий Федорович(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах технического зрения, в корреляционных устройствах работотехнических систем и систем распознавания образов и анализа сигналов в условиях априорной неопределенности шумов, помех и других искажающих факторов. Цель изобретения- расширение области применения устройства для модуляции сигнала Для этого в устройство для модуляции сигнала, содержащее линию задержки, элемент вычитания, первый аналоговый сумматор, источники положительного и отрицательного опорных сигналов, первый и второй компараторы и дискретизатор, введены коммутатор, два шифратора, первая и вторая группы по тп мультиплексоров, тп третьих, гп четвертых компараторов и пт элементов ИЛИ в каждой группе, второй, третий и четвертый аналоговые сумматоры, три цифровых сумматора. три делителя напряжения и три мультиплексора. 2 ил..Кутаевентал ставител хред М,М ректор Н.Кеаеля Редактор А,Бер каз 3177 Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 10 Тираж Подписное НПО "Поиск" Роспатента13035, Москва, Ж, Раушская наб., 4/5 цИ-) цЙ-лт иН-зт ий и Я) и(Ц и,Е ивой) и И)Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах технического зрения, в корреляционных устройствах робототехнических систем и систем распознавания образов.В настоящее время актуальна проблема создания корреляционных устройств, функционирующих в реальном масштабе времени. Один из наиболее перспективных путей ее решения состоит в информационном сжатии сравниваемых сигналов путем преобразования их в дискретизированные сигналы с тремя уровнями амплитуды: положительным, отрицательным и нулевым.Известны троичная дельта-модуляция и модулятор для ее реализации. Троичная дельта-модуляция заключается в формировании изменений + е, 0 и -я аппроксимирующего напряжения в данном текущем такте в зависимости от разности между мгновенным значением входного аналогового сигнала и значением аппроксимирующего напряжения в предыдущем такте, Модулятор для реализации троичной дельта-модуляции содержит вычитающий элемент, первый вход которого является информационным входом модулятора, а выход подключен к первым входам первого и второго компараторов, вторые входы которых подключены к источникам положительного и отрицательного опорных сигналов соответственно, при этом выходы компараторов соединены с входами формирователя, выходы которого являются информационными выходами модулятора и через интегратор подключены к второму входу вычитющего элемента,Недостатками троичной дельта-модуляции и модулятора для ее реализации являются большие искажения и низкое быстродействие при преобразовании участков сигнала с высокой крутизной нарастания и плохая адаптационная способность к изменению помеховой обстановки,Наиболее близкими по технической сущности(прототипом) к изобретению являются способ ранговой знаковой дельта-модуляции и устройство для его осуществления. Способ ранговой дельта- модуляции заключается в том, что входной сигнал задерживают на 1п периодов дискретизации (и - число рангов), формируют п разностных сигналов между входным и задержанными сигналами, дискретизируют каждый разностный сигнал с периодом дискретизации, запоминают каждое дискретизировэнное значение на период дискретизации, сравнивают каждое запомненное дискрвтиэированное значение с положительным и отрицательным опорными сигналами, если каждое из запомненных дискретиэированных значений больше амплитуды положительного или меньше 5 амплитуды отрицательного опорных сигналов, формируют соответствующий выходной сигнал положительной или отрицательной амплитуды длительностью, равной периоду дискретизации, в против ном случае выходной сигнал формируют снулевой амплитудой и той же длительностью, Устройство для реализации способа рэнговой знаковой дельта-модуляции содержит источники положительного и отри,цэтельного опорных сигналов, первую ивторую группы по гл компараторов, группы по гп элементов задержки, дискретизэторов, сумматоров и элементов вычитания, причем первые входы элементов вычитания 20 объединены, соединены с входом первогоэлемента задержки и подключены к информационному входу устройства, все элементы задержки соединены последовательно, выход 1-го (1 = 3,2п) элемента задержки 2 б соединен с информационным входом 1-годискретиэатора, выходом соединенного спервыми входами 1-х компэраторов первойи второй групп, вторые входы ком пэраторов первой и второй групп подключены к выхоЗ 0 дам источников положительного и отрицательного опорных сигналов соответственно, выходы 1-х компараторов групп соединены с входами 1-го сумматора, выход которого является 1-м инФормационным выходом уст- ЗБ ройства, при этом тактовые входы всехдискретиээторов объединены и подключены к тактовому входу устройства.Г 1 о своей сущности способ-прототип является комбинацией рэнговой разностной 40 предобработки и знаковой модуляции предобработанного сигнала, причем ранг рэнговый вектор) определяет величину взаимной временной задержки сигналов, между которыми формируется рэзностный 45 сигнал.Недостатками известного устройствапрототипа является организационная область его использования. Зто объясняется тем, что для зашумленных сигналов опера ция вычитания амплитуд приводит к увеличению в 2 раза дисперсии шума рэзностного сигнала, что приводит к искажениям при последующей знаковой модуляции раэностного сигнала. Об ограниченной области при менения свидетельствует и то, что,во-первых, способ-прототип применим лишь к малозашумленным сигналам, а, вовторых, он недостаточно адаптивен и универсален, так как адаптация возможна лишь внутри вида разностной рэнговой предоб 200236610 15 20 25 30 35 40 45 50 55 работки путем выбора другого ранга, что для последующей корреляционной обработки может быть неэффективным, требуя видеоизменения разностной предобработки путем комбинированного использования нескольких рангов одновременно, например, переходом к суммарно-разностной ранговой предобработке либо вообще переходом только к суммарной предобработке перед последующей знаковой модуляцией предобработан ного сигнала,Достигаемый технический результат заключается в расширении области применения за счет возможности использования искаженных сигналов. Устройство позволяет это за счет усреднения шума сигнала при использовании в комбинации со знаковой модуляцией усредненно-разностной или усредненно-суммарной предобработки (по нескольким рангам одновременно), при этом ранговый вектор (ранг) определяет величину взаимной задержки сигналов, между которыми формируют разностный или суммарный сигнал. В результате достигается более высокая эффективность последующей, например корреляционной, обработки модулированного сигнала, а также упрощается (практически снимается) проблема вы-. бора оптимального с точки зрения эффективности (простоты) последующей обработки модулированного сигнала рангового вектора,Указанное логическое обоснование достигаемого технического результата суть причинно-следственная связь между достигаемым техническим результатом и нижеизложенными существенными признаками, позволяющими реализовать эту существующую в вычислительной технике задачу.Предложенное устройство содержит линию задержки, информационный вход которой является информационным входом устройства, элемент вычитания, первый аналоговый сумматор, источники положительного и отрицательного опорных сигналов, первый и второй компараторы и дискретизатор, тактовый вход которого соединен с тактовым входом линии задержки и является тактовым входом устройства, при этом выход дискретизатора соединен с объединенными вторым входом первого и первым входом второго компараторов, первый вход первого и второй вход второго компараторов подключены к выходам источников положительного и отрицательного опорных сигналов соответственно, выходы компараторов соединены с входами первого аналогового сумматора, выход которого является выходом устройства,От прототипа устройство отличается тем, что содержит коммутатор, два шифратора, первую и вторую группы по щ мультиплексоров, щ третьих, п четвертых компараторов и е элементов ИЛИ в группе, второй, третий, четвертый и пятый аналоговые сумматоры, три цифровых сумматора, три делителя и три мультиплексора, при этом первые и вторые выходы первого шифратора соединены с адресными входами соответствующих мультиплексоров первой и второй групп соответственно, каждый из выходов линии задержки соединен с соответствующим первым входом каждого мультиплексора первой группы и соответствующим первым входом каждого мультиплексора второй группы, вторые выходы всех мультиплексоров объединены и подключены к информационным входом третьего мультиплексора, группы первых и вторых информационных входов которого соединены соответственно с группой выходов третьего делителя и выходом четвертого аналогового сумматора, соединенного с первым входом третьего делителя, выход третьего мультиплексора соединен с первым информационным входом коммутатора, второй информационный вход которого соединен с выходом элемента вычитания, выход - с информационным входом дискретизатора, а управляющий вход - с третьим выходом второго шифратора, вход которого объединен с входом первого шифратора и является кодовым входом устройства, третьи входы мультиплексоров первой и второй групп, вторые входы первого, второго и третьего мультиплексоров, вторые входы делителей, второй вход третьего и первый вход четвертого компараторов первой и второй групп подключены к шине нулевого потенциала,На фиг. 1 изображена схема устройства, реализующего способ модуляции сигнала,Устройство включает линию 1 задержки, первый и второй шифраторы 2,1 и 2.2, две руппы по в мультиплексоров 3, в третьих 4,3, п четвертых 4.4 компараторов и щ элементов ИЛИ 5 в группе, первый и второй компараторы 4,1 и 4,2, первый - четвертый аналоговые сумматоры 6,1 - 6.4, первый - третий цифровые сумматоры 7.1 - 7.3, первый - третий делители 8;1 - 8,3 напряжения, первый - третий мультиплексоры 9.1- 9.3, элемент 10 вычитания, коммутатор 11, дискретизатор 12 и источники положительного 13 и отрицательного 14 опорных сигналов, Входы 15, 16 и 17 являются информационным, тактовым икодовым входами устройства соответственно, выход 18 - выходом устройства.5 10 15 устройства, шифратор 2.1 формирует на вы Ос (т) = 25 Таким образом, для второго ненулевогозначения Йц на адресном входе мультиплексора 3.1 его выходной сигнал вследствие30 постоянного равенства нулю не влияет на результат последующего суммирования сигналов в сумматоре 6.2 или 6,3, с выхода которыхснимается первый и второй суммарные сигнала ОХ 1(т) и ОХг(с) соответственно35ОХ 1 =ХОс(т); ОХав ХОсФ)( 1 ( 1у=1е ) =а+1,. 2 в,40Каждый из компараторов 4,3.1, 4.3,2 аи 4,4.1.4.4,2 а формирует на своем выходесигнал с уровнем О в случае, когда поступающий на его вход выходной сигнал соответ 45 ствУющего мУльтиплексоРа Ос(т)0 длЯкомпараторов 4.3.14,3,2 гп и Ос(т)О длякомпараторов 4,4,14,4.2 а, и с уровнем Ов случае, когда Щт)0 и Од(1) М длякомпараторов 4.4.14.4.2 гп,50 На выходе логического элемента ИЛИ5.1 формируется сигнал с уровнем амплиту ды О в случае, когда либо счетный сигналОси(т) имеет уровень амплитуды О, либоОс ФО, Когда счетный сигнал Ос 41) имеет55 уровень амплитуды 0 и Ос(т) -О, на выходеоэлемента ИЛИ 5 Л формируется сигнал суровнем амплитуды О. Обозначим, р 1 - число суммируемых сигналов с ненулевым уровнем амплитуды из совокупности Ос 1(1).,Оса(%) выходных сигналов На фиг, 2 приведены временные диаграммы. поясняющие работу устройства.На информационный вход 15 устройства поступает дискретизированный с периодом дискретизации сигнал О(1), каждое дискретизированное значение которого запомнено на период дискретизации. Период дискретизации Тд равен периоду тактовой последовательности импульсов на тактовом входе 16 устройства (фиг. 2 а). Пример сигнала на входе 15 приведен на фиг. 2 б.Линия 1 задержки осуществляет формирование совокупности а задержанных сигналов Озд 1(с)Одлу(т), причем Оэдк(т) = О(т - -тф), где 1 = 1,.,е; тф - М-е фиксированное время задержки, тфк Ф О, тфтфг ,тфуп, тф кратно Тд, тф/Тд = Е,В зависимости от вида модуляции, код Мм которого поступает на кодовый вход 17 ходах 20.120.2 е коды йт 1, ",Маг,времен задержек т 1 тгп, а шифратор 2.2 формирует на выходах 21,1.,21.2 щ+1 сигналы, уровень амплитуды которых может принимать только два значения 01 или О, наприи н мер уровень логическои 1 (01 = О = 1) или уровень логического нОи (Ог = О = 0).Устройство осуществляет соответственно коду йм один из видов усредненно-разностной или усредненно-суммарной модуляции. При этом шифратор 2,2 формирует на третьем выходе 21.2 а+1 приэнаковый сигнал с уровнем 0 для каждого из кодов Йм усредненно-разностной модуляции (УРМ) и с уровнем О для каждого из кодов Им усредненно-суммарной модуляции(УСУ). Кроме того, для каждого йм шифратор 2.2 формирует на выходах 21,121,2 гп совокупность счетных сигналов (Осч, причем формирование единичного потенциала 0 счетного сигнала Осчл имеет место для тех видов модуляции (кодов йм), в которых соответствующий суммируемый сигнал ОтЯ на выходе мультиплехсора 33 учлет. вувт в усреднении даже в случае Огут 1 - О, Формирование нулевого потенцивла О счетного сигнала Осч имеет место для тех видов модуляции, в которых сигнал Осф) исключается из усреднения в случае Ос(4) = О,Каждый задержанный сигнал О(т - тфк) поступает на К-й первый вход каждого мультиплексора первой и второй групп, сигнал с которого подключается на выход мультиплексора при подаче на его адресный вход кода со значением йр, = К,Каждый иэ негенерируемых кодов Мть где -1,.,2 а, может принимать (в зависимости,от вида осуществляемой модуляции значения кода йм) одно из значений 0,1 а+1. При подаче на адресный вход любого из мультиплексоров 3.13,2 в кода со значением, равным О, на выход мультиплексора проходит сигнал 0(1), а со значением, равным в+1, на выходе мультиплексора появляется сигнал с нулевой амплитудой.Каждый из мультиплексоров 3.13,2 е в зависимости от значения кода Мть где= 12 гп, на его адресном входе пропускает на выход 22. в качестве 1-го суммарного сигнала Оо(1) либо входной сигнал О(1) на втором входе, либо один из сигналов 0(т -- тф), где тфк =% на соответствующем первом входе, либо нулевой сигнал О = 0 на третьем входе мультиплексора 3.1, подключенном к шине нулевого потенциала: О при%, =О;О (т - тф) при йц ФО; тф =% Йт 1 -- Йт ф 8,О при йт Ф О; Ит = ИР Ф ИР2002366 мультиплексоров 3,13,т при уровне амплитуды О соответствующих им счетных сигоНаЛОВ ИЭ СОВОКуПНОСтИ Осч 1.0 счв,рг - число суммируемых сигналов с ненулевым уровнем амплитуды из совокупноСтИ Ос.в+1(т)Ос.гв(т) ВЫХОДНЫХ СИГНаЛОВмультиплексоров З.п 1+13.2 а при уровнеамплитуды 0 соответствующих им счетныхоСИГНаЛОВ Из СОВОКуПНОСтИ Осч.в+10 сч,гв;01 - число счетных сигналов с уровнемаМПЛИтУДЫ О Из СОВОКУПНОСТИ Осч 10 сч.в1при нулевом уровне амплитуды соответствующих им суммируемых сигналов из совоКуПНОСтИ Ос 1(т),Осв(1)ог - число счетных сигналов с уровнем ампЛИтудЫ О Иэ СОВОКуПНОСтИ Осч.в+1.,0 ав ПРИнулевом уровне амплитуды соответствующих им суммируемых сигналов из совокупНОСТИ Ос,в+1(1)1,0 с,гв(т)Тогда, очевидно, что значения кодов на 2выходах цифровых сумматоров 7.1, 7,2 и 7.3равны р 1+р 1, рг+цг и.р 1+Е+рг + цг соответственно.С выхода аналогового сумматора 6,4снимают общий суммарный сигнал,Каждый из делителей 8,1 и 8,2 ослабляетв 2,3 в раэ амплитуду сигналов ОХ 1(т) иОЯт) соответственно, Делитель 8.3 ослаб-.ляет в 2,32 пт раэ амплитуду сигнала ОЯт).Ослабленные сигналы снимаются с выходов соответствующий делителей и поступают на соответствующие входымультиплексоров 9.1, 9,2 и 9,3, на адресныевходы которых поступают коды йр 1+ с 1,1 рг + 92 и 1 Яр 1+ я 1+ рг + 92 соответственно.Выход делителя, с которого снимается ослабленный в М (М Ф О) раз по амплитудесигнал, поступает на 1-Й информационныйвход соответствующего мультиплексора,т,е, вход, сигнал с которого подключается квыходу мультиплексора при значении кодаадреса, равном к. Информационные входымультиплексоров 9.1. 9.2 и 9.3; подключаемые к их выходам при нулевом значениисоответствующих адресных кодов, подключены к шине нулевого потенциала.Таким образом, на выходе мультиплексора 9,1 получают уменьшаемый сигнал Р 1+91+ Р 2 + 92ОХ Оус (1) = 10 вых импульсов с входа 16 устройства обеспечивает дискретизацию сигнала, снимаемого с выхода коммутатора и запоминание его дискретных значений на время, 25 равное периоду дискретизации Тд. Периоддискретизации равен периоду тактового сигнала на тактовом входе 16 устройства., Дискретизация необходима для исключе-ния паразитного влияния задержек и пере ходных процессов в устройстве напоследующую знаковую модуляцию выходного сигнала коммутатора.Выходной сигнал дискретизатора поступает на компараторы 4,1 и 4.2, которые 35 производят сравнение амплитуды дискре тиэированного модулированного сигнала с амплитудами положительного и отрицательного опорных сигналов соответственно, поступающих с источников 13 и 14. Величину 40 опорных сигналов выбирают на основанииаприорных данных в диапазоне изменения сигнала и допустимой погрешности его сумматорного прироста для соответствующего усредненно-разностного вида модуляции 45 или минимально допустимой амплитудысигнала для соответствующего усредненно- суммарного вида знаковой модуляции.Когда амплитуда выходного сигнала дискретизатора не меньше амплитуды О по 50 55 ОХ 1 при р 1 + 9101 Р 1+910 при Р 1 + 91 = О, на выходе мультиплексора 9.2 - вычитаемый сигнал при р 2 + 9201( ) Р 2 + 92О пРи Р 2 +92 =О,и на выходе мультиплексора 9.3 - усредненный сигнал и РИ Р 1 + 91 + Р 2 + 92 фв 00 при Р 1 + 91 + Рг + 9 г = 0 . Элемент 10 вычитания формирует на выходе разностный сигнал Ор(1) = Оум(т) - Овч(1),Коммутатор 11 подключает на выхо сигнал Ор(т) или Оус(т) при уровне 0 или О амплитуды на управляющем входе коммутатора, подключенном к третьему выходу 21,2 п 1+1 шифратора 2,2,Дискретиэатор 12 под действием тактоложительного опорного сигнала, на выходе компаратора 4.1 формируется сигнал с положительным уровнем амплитуды О, а когда меньше - с нулевым уровнем амплитуды.Когда амплитуда выходного сигнала дискретизатора не больше амплитуды О отрицательного опорного сигнала, на выходе компаратора 4.2 формируется сигнал с отрицательным уровнем амплитуды - О, а когда больше - с нулевым уровнем амплитуды.-4 Ь 1+ Ь 2+ Ьз4; б 1, б 2, бз Е(1,2,3,4), 1 бг+бг+бз а,Р 1+91+ Р 2+92 Сумматор 6.1 обеспечивает объединение (суммирование) выходных сигналов компараторов 4.1 и 4.2.Таким образом, на выходе первого сумматора 6.1 в качестве выходного сигнала Овых формируется сигнал усредненной знаковой модуляцией соответствующего раэностного или суммарного вида: Нулевое значение выходного сигнала свидетельствует для вида УРМ о постоянстве усредненного сигнала с положительной флуктуацией менее 0 и отрицательной флуктуацией более О, а для вида УСМ о нулевом уровне амплитуды сигнала в пределах тех же флуктуаций (об отсутствии усредненного входного сигнала).Уровень О или -О выходного сигнала Овых(т) свидетельствует для УРМ о возрастании или убывании усредненного входного сигнала соответственно, а для УСМ о наличии усредненного входного сигнала.Легко показать, что при выполнении условий рг+ Ог - в - сг и рг+ т гп - с 2, где с 1 ис 2-число кодов задержек, равных ИФ , на группе выходов 20.120 лп и группе выходов 20.пг+1,.,20,2 е шифратора 2.1 соответственно, исключив условия вырождгения Рг + Р 1 = 0 и р 2 + Ог - О, дисперсии % и 02 шума выходного сигнала коммутатора 11 и входного сигнала О(1) связаны следующим выражением:Отсюда следует, что сглаживание аддитивного шума имеет место в случае Юрг+аг 3, рг+ср 2Рг+ 1122 рг+ г 123 для УРМ,Р 1+ Ю + Рг+2 для УСМ. Таким образом, имеющее при этом место усреднение шума обеспечивает более высокую помехозащищенность заявленного способа и устройствадля его осуществления. Очевидно, что способ-прототип является частотной реализацией заявляемого способа при рг + ог = 1, рг + цг = 1, сг = е - 1 и сг=пг - 1,5 Легко видеть, что и ряд других известных способов предобработки также является частными реализациями предложенного способа, Например, для гп - 2 в случае Мгг= =0 1 чгг=2, йтз= %4=1 Осч 1=0 сч 2=0 счз= = Осч 4 = 1 РаэНОСтНЫй СИГНаЛ На ВЫХОДЕ элемента 10 вычитания определяется следующим выражением; 15 Ор(1) = 20(1) + О(1 - .2 Тд) + 20(1 - Тл, 1 т.е, является лапласианом сигнала О(с), а усредненный сигнал на выходе делителя 9,3 20равен Оус(1) " - 4 0(ф 1 ф - 2 Тд)+ 2 О (1 - Тв) Я . 1 реализуя широко известную усредняющую25 одномерную маску вида 1/4 1 2 Ц. Очевидно, что для пг - 2 все виды усредненно-разностной и усредненно-суммарной предобработки, осуществляемые в 30 предлагаемом способе, могут быть описаныобобщенной маской следующего вида: где Ьг, Ьг, Ьз Ц 0,1,2,3,4,-1,-2-3,-4); 45 откуда следует осуществление в предлагаемом способе большого числа новых аидов предобработки с последующей знаковой модуляцией предобработанного (модулируемого) сигнала, т,е, вид осуществляемой модуляции может быть легко изменен (адаптирован) с целью достижения большей эффективности тгоследующей, например корреляционной, обработки выходного модулированного сигнала Овх(1). Из этого можно сделать вывод о том, что заявляемый .способ может быть применен в случаях неэффективного (с точки зрения последующей обработки) использования способа-прототипа, что свидетельствует о более широких функциональных возможностях.14 13 2002366 Первый и второй суммарные сигналыО г,(с) и О у(т) приведены на фиг, 2 ж и 3соответственно.На фиг. 2 и - л приведены для случая Осч 1== Осч 2 = Осч 4 = Осч 5 = 1, Осчз = Осчб = О, т.е.р 1 + ц 1 = 2 и р 2 + ц 2 = 2, уменьшаемый,вычитаемый и раэностный сигналы Оуп(т),Ов 41) и Ор(т) соответственно. Выходной сигнал Овых(с) для случая УРМ при О-О =0,25 В приведен на условной и реальной(безучета для простоты временных задержек напреобразования) временных диаграммахфиг. 2 м, и соответственно,Общий суммарный, усредненный и выходной сигналы О (т), Оус(т) и 0(с) для тойже совокупности счетных сигналов и случаяУСМ приведены на фиг. 2 о - р соответственно.На фиг. 2 т - х приведены для случая УРМи Осч = О, = 16, сигналы Оугп(т), О,ч(т), Ор(т)и Овцх(с) соответственно, а на фиг. 2 ц дляслучая УСМ и той же совокупности счетныхсигналов - сигнал Овых(т), Реальные временные диаграммы сигналов Овых(т), соответствующие условным временным диаграммам .фиг. 2 м,р,ф и ц, приведены на фиг, 2 н,с,х и чсоответственно.Знаком Ч на фиг. 2 т,у помечены значения, получаемые усреднением не на 2, а на1 (из-эа равенства нулю одного из суммируемых сигналов) для УРМ и усреднением начисло ненулевых суммируемых сигналов дляУСМ,Проведенное математическое моделирование подтвердило более высокие помехозащищенность, универсализм и адаптивность предлагаемого устройства в сравнении с прототипом и перспективность применения для анализа изображений ираспознавания образов в условиях неопределенной помехо-сигнальной обстановки.(56) Венедиктов М,Д. и др. Дельта-модуляция. М Связь, 1976, с. 164,Авторское свидетельство СССРМ 1510089, кл. Н 03 М 3/00, 1987. формула изобретения тора соединен с первыми входами первого и второго компараторов, вторые входы которых подключены к выходам источников положительного и отрицательных опорных сигналов соответственно, выходы компараторов соединены с входами первого аналогового сумматора, выход которого является выходом устройства, отличающееся тем, что в него введены коммутатор, два шифратора, первая и вторая группы по В мультиплексоров, Ю третьих, В четвертых компараторов и Б элементов ИЛИ в каждой УСТРОЙСТВО ДЛЯ МОДУЛЯЦИИ СИГНАЛА, содержащее линию задержки, информационный вход которой является информационным входом устройства, . элемент вычитания, первый аналоговый сумматор, источники положительного и отрицательного опорных сигналов, первый и второй компараторы и дискретизатор, тактовый вход которого объединен с тактовым входом линии задержки и является тактовым входом устройства, выход дискретиза 50 55 Реализация данного метода может бытьосуществлена цифровым устройством в случае предварительного аналого-цифровогопреобразования входного сигнала и заменыаналоговых элементов цифровыми аналогичного назначения, что, однако; ведет ксущественному росту аппаратурных зат,рат, так как аналоговая реализация делителей, сумматоров, компараторов, элементавычитания существенно проще их цифровой 10реализации.Все элементы схемы устройства, включая аналоговые мультиплексоры, состоящиеиз дешифратора, группы аналоговых коммутаторов и сумматора (на фиг, 1 не показаны), 15являются широкоизвестными и их работа нетребует дополнительных пояснений,Для иллюстрации вышеизложенногоприведены условные временные диаграммы сигналов в разныхточкахустройствадля 20случая гп=3 и Мю 1 =О, йт 2=3, Ига=4, Нов=1, йт 5 = 2, йх 6 = 4, где значение кода,равное 4 является вторым ненулевым значением кода, в результате чего Осз(1) = 0 иОсб(т) = О. Поэтому для рассматриваемого 25примера Осф) = 0(с); Ос 2(1)=0(с-ЗТд); Ос 4(т)=+ 0(1 - 2 Тд).30Условность временных диаграмм сигналов проявляется в том, что для упрощениявместо аналогового представления, например, входного сигнала О(т) (фиг, 2 б) его условная временная диаграмма (рис,2 а) 35представлена в виде последовательностизначений амплитуды, локализованных в се-редине соответствующих интервалов дискретизации,Задержанные в соответствии с кодами Иц,= 1,2,3, на время Тд, 2 Тд и ЗТдсигналы 0(т - Тд), (т - 2 Тд) и 0(1-ЗТд) приведены на фиг. 2 г - е, при этом сигналы 0(т), О(т- ЗТд), 0(с - Тд) и О(т - 2 Тд) равны первому -четвертому суммируемым сигналам Осф) - 45Ос 4(с) соответственно.2002366 15группе, второй, третий и четвертый аналоговые сумматоры, три цифровых сумматора, три делителя напряжения и три мультиплексора, первые и вторые выходы первого шифратора соединены с адресными входами соответствующих мультиплексоров первой и второй групп. соответственно, выходы линии задержки соединены с соответствующими первыми информационными входами мультиплексоров первой и второй групп, вторые информационные входы которых объединены и подключены к информационному входу устройства, выход каждого мультиплексора первой группы соединен с соответствующим входом второго аналогового сумматора, первыми входами третьего и четвертого соответствующих компараторов первой группы, выходы которых соединены с первым и вторым входами соответствующего элемента ИЛИ первой группы, третьи входы элементов ИЛИ первой группы подключены к соответствующим первым выходам второго шифратора, а их выходы - к соответствующему входу первого цифрового сумматора, выход которого соединен с первым входом третьего цифрового сумматора и адресным входом первого мультиплексора, группа первых и второй информационные входы которого подключены соответственно к соответствующим выходам первого делителя напряжения и выходу второго аналогового сумматора который соединен с первыми входами первого делителя напряжения и четвертого аналогового сумматора, выход первого мультиплексора соединен в первым входом элемента вычитания, выход каждого мультиплексора второй группы соединен с соответствующим входом третьего аналогового сумматора, первыми входами третьего и четвертого соответствующих компараторов второй группы, вы 16ходы которых соединены с первым и вторым входами соответствующего элемента ИЛИ второй группы, третьи входы элементов ИЛИ второй группы подключены к соответствующим вторым выходам второго шифратора, а их выходы - к соответствующему входу второго цифрового сумматора, выход которого соединен с вторым входом 1 О третьего цифрового сумматора и адреснымвходом второго мультиплексора, группа первых и второй информационные входы которого подключены соответственно к соответствующим выходам второго делителя напряжения и выходу третьего аналогового сумматора, который соединен с первым входом второго делителя напряжения и вторым входом четвертого аналогового сумматора, выход второго мультиплексора 20 соединен с вторым входом элемента вычитания, выход третьего цифрового сумматора соединен с адресным входом третьего мультиплексора, группа первых и второй информационные входы которого поключе ны соответственно к соответствующим выходам третьего делителя напряжения и выходу четвертого аналогового сумматора, который соединен с первым входом третьего делителя, выход третьего мультиплексора соединен с первым информационным входом коммутатора, второй информационный вход которого соединен с выходом элемента вычитания, выход - с информационным входом дискретизатора, а управляющий вход - с третьим выходом второго шифратора, вход которого объединен с входом первого шифратора и является кодовым входом устройства, третьи информационные входы мультиплексоров первой и второй групп, вторые входы первого, второго и третьего делителей напряжения, вторые входы третьего и четвертого компараторов первой и второй групп подключены к шине нулевого потенциала, 2002366