Аналого-цифровое вычислительное устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК И 9) 06 д ГОСУДАРСТВЕННЫЙ НОМИТЕПО ИЗОБРЕТЕНИЯМ И ОТНРЦТПРИ ГКНТ СССР ИЗОБРЕТВИДЕТЕЛЬСТВУ ИСА К АВТОРСКОМ 2 ОВОЕ ВЫ ТЕЛЬ(54) АНАЛОГО-ЦИФР ЧИСНОЕ УСТРОЙСТВО(57) Изобретение относитсятельной технике и может бытьзованодля моделирования недискретных процессов и систления в реальном и ускореннштабах времени. Целью изобрявляется повышение быстродеУстройство содержит блок упблок памяти, селектор адрессинхронизации, К блоков решференциальных уравнений, блблок прерываний и генераторсов. 6 ил. ычисл ои кибернетииспо прерыв м равлев,ниА.С, Т м масетени йстви тенберг(56) ПуховАристов Влого-цифрония. Киеврис. 76.АвторскФ 1429139 25 (088. 8) Г.Е., Самойло В. Автоматнзир вые устройства Техника, 1974 вления блния анные ана- оделировак связ льтельство СССР6 1 3/00, 1987 кл. С Изобретение относится к вычислительной технике и может быть использовано для моделирования непре-. рывно-дискретных процессов и систем управления в реальном и ускоренном масштабах времени.Целью изобретения является повышение быстродействия.На фиг. 1 и 2 изображена блоксхема аналого-цифрового вычислитель ного устройства; на фиг. 3 - б схема узла интегрирования; на блок-схема второго узла управлен на фиг. 5 и 6 - блок-схема алгоритм функционирования устройства.Аналого-цифровое вычислительное устройство содержит блок 1 управления, блок 2 памяти, первый селектор 3 адреса, блок .4 синхронизации,б ки 5 решения дифференциальных ур нений, блок 6 связи, шины 7-9 адреравления и бло а, данных п нии.ый блок 5 содержит первый узел 11 управления, шины 12 и 13 данных и управления, первый узел 14 памяти, генератор 1 5 импульсов, второй селектор 1 6, второй узел 17 памяти, узлы 18 интегрирования, таймер 19,. узел 20 прерываний, узлы 21 и 22 коммутации, узлы 23 вычисления нелинейных функций, аналого-цифровой преобразователь 24, вторые узлы 25 управления, регистры 26 состояния обмена, буферные регистры. 27, первые и вторые формирователи 28 и 29 импульсов. локфиг.4 ИЯ 1 Каждит ПАПумма содерЦАП 32, 35, узло- авнтролы кл(71) Отдел энергетичеки АН МССР (72) И.Я. Шор, А.А. ЖМ.Г. Левин, Г.П. Алех Й узел интегрирования 30 и 31, М умножающих ы 33 и 34, интегратор й 36 и 37 и блок 38 к1501103 Кабапи р А едак НТ СССР в рытиям пр4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина,ЗаказВНИИПИ 52осуда Составитель В. Никитин Техред М.Дидык Коррек Тираж 668 Подписноего комитета по изобретениям и от5, Москва, Ж, Раушская наб.,034У = Е (ХХ,ХХ;Х ,Х) 1) где У- функции качества исследуемого объекта,ХХ+ Ф Х; =а Х+а Ха Х+Ь+Ф (2) Х, = а, Х, аХ аХ+ Ьл + флпри известных начальных условияхХ (О),где ф; =, Г - нелинейные функции;1 Д 20а, - коэффициенты.На этапе подготовки исходной задачи к решению производится распределение вычислительной нагрузки междупроцессорами системы таким образом, 25что уравнения вида (1) решаются блоком 1, а решение уравнений (2) онределяется блоками 5.Узел 11 в составе блока 5 предназначен для реализации части алгоритма решения, изменения структурысхемы моделирования в процессе решения,управления коэффициентами всхеме моделирования, реализации алгоритмов контроля и диагностики узлов 18 и ряда других функций,Устройство работает следующим образом,В исходном состоянии регистр 39узла 38 обнуляется и,на первом и 40втором входах регистра 39 формируетсякод О 1, в соответствии с которым все35 устанавливаются в режим "Исходноеположение" . Исходное состояние остальных блоков призвольное.45На этапе подготовки загружается вблок 1 составленная пользователемпрограмма определения У в соответствии с (1), вводятся значения коэф-"фициентов Ь и а и описания функ 1 Д 50ций Г, в уравнениях (2).Под управлением блока 1 осуществляется загрузка через узел 1 7 сучастием узла 13 и узел 14 программуправления блоками 5 решения дифференциальных уравнений, а также Пользовательских программ, реализующихлогические зависимости и численныеметоды расчетов. В узел 14 передают 1ся коды рассчитанных на блоке 1 коэф/фициентов, коды узлов точек нелинейных функций, коды управления узлов 21 и 22.Работа программы управления блоками 5 происходит по инициативе программы блока 1, с обеспечнием набора схемы моделирования с помощью блока 6, узлов 21, 22, установки коэффициентов в умножающих ЦАП 32, задания режима работы в процессе решения задачи интеграторов 35 каждого из блоков интегрирования 18. Установка коэффициентов умножающих ЦАП 32 и начальных условий интеграторов 35 через ЦАП 30 по шине 1 2 производится с помощью второго селектора 16. В процессе установки значений коэффициентов К; на умножающих ЦАП 32 коммутатор 40 подключает к входу соответствующего ЦАП 32 опорные напряжения Боп После записи значения коэффициента К; в ЦАП 32 осуществляется контроль зайисанного значения с помощью АЦП 24, вход которого коммутатором 41 подключен к выходу сумматора ЗЗ.При этом управление коммутаторами 40 и 41 осуществляется с третьего и четвертого выходов регистра 39, информация в который поступает с узла 11. Таким образом, с помощью узла 38 устраняетсяпогрешность, вносимая внешними соединительными цепями, так как контроль коэффициентов К; осуществляется непосредственно на выходе сумматора 33. С помощью узла 37 ключей входы сумматора 33 узла 18 подключаеются к выходам ПАП 32 или к нулевой шине, причем управление каждым ключом осуществляется от узла 11, что позволяет параллельно менять 3 15011ля. В состав блока 38 входят регистр39 и коммутаторы 40 и 41,Каждый узел 25 управления содержит элементы И 42"45, элементы ИЛИ46-48, элементы 49 и 50 задержки,триггеры 51 и 52 и формирователь 53импульсов .Исходная задача сводится к определению значений 1 О,п) - переменные состояния, получаемые при моделировании динамических процессов, заданных дифференци"альными уравнениями видаАЦП 24 и импульсам независимогоенератора 15 вырабатывает сигналы "Пуск" АЦП 24 и сигнал разрешения записи в регистр 27. Формирование сигнала пПускп производится следующим образом.Допустим, что в исходном состоянии триггеры 52 и 51 находятся в нулевом состоянии, т.е. на прямых выходах - "О", а на.инверсных - "1". Импульсы с выхода независимого гене - ратора 15 поступают на один иэ входов схемы 45 совпадения, так как на второй вход схемы 45 подана "1" с инверсного выхода триггера 52, топервый импульс проходит на вход нЗапуск" АЦП 24 и запускает его, Одновременно триггер 52 устанавливается вн 11состояние .1 , ноль с инверсного выхода закрывает ячейку 45 и последующие импульсы генератора 15 не проходят на запуск АПП 24. В момент окончания преобразования информации АЦП 24 генерирует импульс "Конец преобразования, который поступает на входы элементы 49 задержки и элемента 42. На второй вход элемента И 42 поступают сигналы от селекто-,ров 3 и 6, предварительно собранныепо ИЛИ с помощью элемента ИЛИ 46. Приотсутствии /сигналов сигнал "Конец преобразования" через линию 49 задержкипоступает на вход элемента И 44, навтором входе которого находится "1". поданная с инверсного выхода тригге ра 51, а дальше проходит на вход разрешения записи регистра 27 и на входК триггера 52.С приходом этого импульса 40 преобразованная информация АЦП 24 переписывается в регистр 27, а триггер 52устанавливается в "0", вновь импульс с генератора 15 запускает АЦП и цикл работы повторяется. При одновременном появлении импульсов от селекторов 3 и 16 и импульса "Конец преобразования" АЦП 24 последний благодаря элементу 49 задержки не проходит на выход элемента И 44, так как триггер 51 по входу Я устанавливается в "1".По последнему заднему фронту сигналов селекторов 3 и 16 формирователь 52 формирует импульс, который поступает на элемент И 43 и одновременно на вход элемента 50 задержки, при этом триггер 51 переводится в состояние 0. 55003значения ав пропессе решения, если а принимает значение О либо 1,Воспроизведение нелинейных функцийФ уравнений (2) обеспечивается уз 5лами 23, подключение выходов которыхк входам сумматора 34 производитсяузлом ключей 36, Подача на вход узла23 переменных Хв составе блока 5производится первым уззлом коммутации, а переменных е других блоков5 через узел 22. Задание адреса икодов управления узлов 21 и 22 производится узлами 11 с помощью второго селектора 16. 15После проведения этапа подготовкик решению уравнений (2) на устройствев, блок 2 занесена программа решенияисходных уравнений, а узлы 14 занесены соответствующие пользовательские программы, в узлах 18 проведенаустановка коэффициентов К на умноДжающих ЦАП 32 и их корректировка спомощью узла 38, набрана схема моделирования в узлах 18 с помощью узлов21, 22, блока 6 и умножающих ЦАП 32,установлены необходимые начальныеусловия интеграторов 35, занесенынеобходимые функциональные зависимости в узлы 23 вычисления нелинейныхфункций,При поступлении сигнала Пуск поинициативе программы блока 1 начинается решение уравнений (2). При этомзапускаются необходимые узлы 11, врегистры 39 заносятся коды индивидуального управления интеграторами 36,которые переводятся в строго определенный режим работы (" Исходное положение, Пуск", 1 Останов") .В таймер 1.9 предварительно заносится число, соответствующее необходимому временному интервалу, по истечению которого на выходе таймера 19возникает сигнал, поступающий на вход 45узла 20 прерываний. Узел 11 производит обработку прерывания и приступаетк дальнейшему выполнению прерваннойпрограммы,Узлы 25 обеспечивают циклический 50запуск всех соответствующих АЦП 24,на входы которых поступают переменные Х или их производные Х . Коды1преобразованных сигналов Х, и Х;записываются в регистры 27 в моменты55поступления синхронизирующих сигналов с узлов 25.Узел 25 по сигналам с селектора3 или 16 "Конец преобразования"30 Импульс с выхода элемента И 43поступает на второй вход элементаИЛИ 46, на выходе которого формируется импульс "Разрешение записи дляузлов 27, и узел 25 продолжает работать по описанному алгоритму,Таким образом, узел 25 осуществляет формирование импульсов ЗапускАЦП", "Разрешение записи" и осуществляет задержку импульса "Разрешениезаписи" на время, необходимое насчитывание информации с выхода регистра 27.Текущие значения переменных, хранящиеся,в данный момент в регистрах27, могут быть использованы в соответствии с программой моделированияблоком 3, а также узлов 11 при интегрировании уравнения вида (2),причем выходы регистров 27 подклюМ Ючены к информационным шинам блока 1и блока 10 через формирователи 28и 29, что обеспечиваетвозможностьодновременного чтения текущего значения переменной иэ соОтветствующего регистра 27 блоком . и узлом .11 . Управление формирователями 28 и 29 осуществляется соответственно от селекторов 3 и 6.Отсчет текущего времени всей системы осуществляется блоком 4, которыйзапускается сигналом "Пуск", вырабатываемым по инициативе программ блока1 . При необходимости, вместе с за- уписью переменной из регистра 27 осуществляется считывание текущего времени следующим образом, При записизначения переменной в блок 1 значение текущего времени считывается им 40программно из блока 4 по сигналуселектора 3. При записи значения переменной в узел 11 текущее времяпрограммно считывается этим блоком.с регистра 26 по сигналу селектора 4516.В регистрах 27 информация о текущих значениях переменных обновляетсяс максимально возможной скоростью,ограниченной практически только временем преобразования АЦП 24. При этомвычислительная нагрузка узла 11, определяемая обработкой данных и управлением блоком5 по программам пользователя либо выполнением системныхпрограмм, не увеличивает время обмена - время получения блоком 1 последних значений аналоговых переменныхв цифровом виде, Кроме того, обмен с блоком 1 через формирователи 28 не мешает узлу 1 одновременно получить те же значения переменных через соответствующий формирователь 29, что увеличивает степень распараллелливания процессов обмена и вычислительных процессов между блоком 1 и узлами 11 .В соответствии с программой, заложенной в узел 11, осуществляется модуляция (изменение значения коэффициентов по зарнее рассчитанным функциональным зависимостям) определенных коэффициентами К, и К, во времени, что позволяет получить 1.кТ функциональных зависимостей. Управляя ра" ботой узла ключей 37, а также устанавливая значения коэффициентов К3 и К равными 0 или рассчитанному значению на ЦАП 32, можно изменять схему моделирования во времени.Пример одного из вариантов органиэации аналого-цифрового вычислительного процесса при решении на предлагаемом устройстве уравнений вида (1) и (2) пояснен блок-схемой алгоритм на фиг,5 и 6,На этапе начального диалога пользователь составляет с помощью стандартных средств связи операционной системы блока 1 (например, с помощью редактора общего назначения ЕЭ 1 Т в системе РАФОС) программу для вычисления и оценки значения функции качества исследуемого объекта в соответствии с конкретным видом выражения (1). С клавиатуры дисплея блокавводятся конкретные числовые значения коэффициентов а, , Ъ , входящих в уравнения (2) , и начальные значения переменные Х;(О). В случае использования стандартных функций Ф, (например, з 1 п, соз, ехр и т.п.) поль,.ователь указывает только конкретный вид функции и требуемую погрешность аппроксимации. В случае использования нестандартных функций Ф пользователь задает координаты узловых точек аппроксимации. Далее пользователь указывает в явном виде разделение вычислительной нагрузки между блоками 5 при решении системы (2); На этой основе блок 1 формирует программы управления блоками 5, реализуемые на узлах 11. Таким образом задается математическое описание исследуемого объекта и про 15 И 103грамма обработки результатов моделирования,На этапе начальной подготовки блок1 производит численное интегрирование системы уравнений (2), опреде 5ляя при этом максимальные значенияпеременных и производных. Затем всоответствии с известными методиками расчета рассчитываются масштабы переменных, масштаб времени изначения коэффициентОв, устанавливаемых с помощью ЦАП 30, 31 и умножающих ЦАП 32. Таким образом формируется схема моделирования, котораяможет быть отображена с помощьювнешних устройств блока 1 (например, устройство печати или видеомонитора).На этапе начальной загрузки блок 201 через узел 17 памяти передает вузел 14 памяти управляющие программы, коды ЦАП 30, 31 и умножающих ЦАП32, управляющую информацию для коммутации узлов ключей 36 и 37, коды 25узлов 23 нелинейных функций и информацию для коммутации узлов 21 и 22,Блок 1 задает блоку 6 связи информацию о необходимых коммутациях между блоками 5. 30По окончании этапаначальной загрузки блока 1 производится инициализация узлов 1 по сигналам с селектора 3 через узел 20 прерываний.При этом программа обработки прерываний узла 11 считывает слово состояния из узла 17, заданное блоком1, и обеспечивает обработку прерывания в соответствии с заданным условием в слове состояния. Так обеспечивается управление блоком 5, например, задание режимов работы интеграторов.Кроме прерываний работыблока 5 по инициативе блока 1, возможно прерывание по времени, обеспечиваемое таймером 19.Возможно при необходимости также прерывание блока 1 по сигналам отблоков 5. Реализуется оно путем передачи сигналов от селекторов 16 вблок 10.На этапе решения узлы 11 с помощьюблоков 38 вырабатывают команды управления интеграторами 35, через АЦП24 считывают информацию с выходовблоков 33, 35, записывая текущиезначения укаэанных пользователемпеременных и метки времени, генерируемые блоком 4 в соответствующие регистры 27 и регистр 26, откуда они могут быть считаны как в блок 2, так и в узел 14,Выполнение управляющих программ может быть прекращено либо по истечении заданного времени интегрирования через узлы 20 прерываний от таймеров 19, либо по указанию блока 1 через селектор 3.Формула изобретенияАналого-цифровое вычислительное устройство, содержащее блок управления, блок памяти, первый селектор адреса, блок связи и К блоков решения дифференциальных уравнений (К - количество уравнений в системе уравнений), каждый из которых содержит М узлов интегрирования (И - количество неизвестных в системе уравнений), первый узел управления, первый и второй узлы памяти, второй селектор адреса, таймер,узел прерываний, первый и второй узлы коммутации, М аналого-цифровых преобразователей и Е узлов вычисления нелинейных функций (Е -количество нелинейнъ 1 х функций), причем вход-выход блока управления соединен с информационнь 1 м входом-выходом блока памяти, информационными входами-выходами всех блоков решения дифференциальных уравнений и входом задания режима блока связи, первый выход блока управления соединен с входами адреса блока памяти всех блоков решения дифференциальных уравнений и с информационным входом первого селектора адреса, первый выход которого соединен с входом синхронизации блока связи, информационный выход которого соединен с информационными входми всех блоков решения дифференциальных уравнений, первые информапионные выходы которых соединены. с группой информационных входов блока связи, второй выход блока управления соединен с входами записи-считывания блока памяти, всех блоков решения дифференциальных уравнений ис управляющим входом первого селектора адреса, первые информационные входы всех узлов вычисления нелинейных функций соединены с выходами первого узла коммутации, вход синхронизации которого соединен с первым выходом второго селектора адрес, входами синхронизации всех узлов вы 15 О 1 ОЗ 2числения нелинейных функций, второго узла коммутации, всех узлов интегрирования и таймера, информационный вход таймера соединен с информацион 5 ным входом-выходом первого узла памяти, первым информационным входом- выходом второго узла памяти, первыми информационными входами всех узлов интегрирования, вторыми информационными входами всех узлов вычисления нелинейных функций, уйравляющими входами первого и второго узлов коммутации и входом-выходом первого узла управления, первый выход первого уз ла управления соединен с информапионным входом второго селектора адреса, входом адреса первого узла памяти и первым входом адреса второго узла памяти, второй выход первого узла управления соединен с управляющим входом второго селектора адреса, первым входом записи-считывания второго узла памяти и входом записи-считывания первого узла памяти, второй 25 вход адреса, второй вход записи- считывания и второй информационный вход-выход второго узла памяти являются входами адреса, записи-считывания и информационным входом-выхо дом блока решения дифференциальных уравнений соответственно, информационный вход второго узла коммутации является информационным входом блока решения дифференциальных уравнений, информационный выход второго узла коммутации соединен с первым информационным входом первого узла коммутации и вторыми информационными входами М узлов интегрирова 40 ния, информационный вход-выход каждого узла интегрирования соединен с информационными входами-выходами остальных узлов интегрирования, вторым инФормационным входом первого уз45 ла коммутации и является первым информационным выходом блока. решения дифференциальных уравнений, выходы всех узлов вычисления нелинейных функций соединены с .группой информационных входов второго узла комму 50 тации, первый вход узла прерываний соединен с выходом таймера, выход узла прерываний, соединен с входом первого узла управления, информационный выход каждого узла интегрирования соединен с информационным входом аналого-цифрового преобразователя, о т л и ч а ю щ е е с я тем,что, с целью повышеня быстродействия, в него введень блок синхронизации, блок прерываний, генераторимпульсов, а в каждый блок решениядифференциальных уравнений введеныМ буферных регистров, М первых ивторых формирователей импульсов, регистр состояния обмена и М вторыхузлов управления, причем выход прерывания всех блоков решения дифференциальных уравнений соединен сгруппой входов блока прерываний, группа выходов первого селектора адресасоединена с группой входов синхронизации всех блоков решения диффренциальных уравнений, выход первогоселектора адреса соединен с входомсинхронизации блока синхронизацииобмена, управляющий вход которогосоединен с вторым выходом блока управления, вход-выход которого соединен с первым информационным выходомблока синхронизации обмена вторымиинформационными выходами всех блоковрешения дифферециальных уравнений,вход состояния обмена которых соединен с вторым информационным выходом блока синхронизации, генераторимпульсов соединен с тактовыми входами всех блоков решения дифференциальных уравнений, вход признакапрерывания блока управления соединен с выходом блока прерываний, первый вход второго узла управления соединен с выходом конца преобразования аналого-цифрового преобразователя, вход запуска которого соединен с первым выходом второго узлауправления, второй выход которогосоединен с входом записи буферногорегистра, информационный вход которого соединен с выходом аналогоцифрового преобразователя, выход буферного регистра соединен с информационными входами первого и второгоформирователей импульсов, выход всехпервых формирователей импульсов соединен с входом-выходом первого узлауправления и выходом регистра состояния обмена, вход синхронизации которого соединен с вторым выходом второго селектора адреса, третий выход которого является выходом прерываний блока решения дифференциальных уравненийи соединен с входами синхронизациивсех первых формирователей импульсови вторыми входами всех вторых узловуправления, третий вход которых соеди 13 1501103 14нен с входами синхронизации всех вто- лей импульсов являются вторым инфоррых формирователей импульсов, вторым мационным выходом блока решения дифинформационным входом узла прерывания ференциальных уравнений, информациони является группой входов синхрони- ный вход регистра состояния обмена.5зации блока решения дифференциальных является входом состояния обмена блоуравнений, выходы вторых формироват- ка решения дифференциальных уравнений.