Устройство для отладки программ

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 2 А 1 511 4 С ОЬ Г 11/2 НОМИТЕТОТКРЫТИЯМ СУДАРСТВЕННЫО ИЗОБРЕТЕНИЯМ И ГКНТ СССР ИСАНИ ОБРЕТЕНИ А ВТОРСНОМУ С 8 ИДЕТ ТВУ 09274/24-24 .02.88.08.89, Бел.Н, Нучнев, 3 нович, Е,И, неев и В,И, 1,3(088,8) орское свид9, кл. С 06 ское свидет 2, кл, ( ОЬ М 30Р. Горов Карпунин Песоченк етельство СССР Р 11/22, 1978ельство СССР Р 11/28, 1987. ДлЯ ОтлАЦ относитс 11 РО ГРАЮ ТРОЙСТВО обпетени технике(57) И тельно к вычислии может быть испольавтоматизированной отладв режиме реального нреизобретения - повышение льности при отладке проговано е про раммель ме роизв(56) АвтР 75441АвторР 129875 рамм за счет уменьшения объема информации, достаточнои для отладкипрограммы. Устройство для отладкипрограмм содержит три блока памяти 1,2 и 3, три элемента ИЛИ 8, 9 и 1 О,четыре элементы И Ь, 12, 13 и 14,триггер 7, счетчик 17, мультиплексор 4, элемент 1 задержки, элемент НЕ 5, группу 15 из М триггерови группу 1 Ь из Я элементов И. Устройство работает в двух режимах:предварительной установки и трассировки, причем трассировка может бытькак выборочной, так и сплошной. Повышение производительности при отладке программ достигается за счет возможности задания различных условийтрассировки на различных участкахпрограммы, 1 ил,Изобретение относится к вычислительной технике и может быть использовано для автоматизированной отладкипрограмм в режиме реального времени.Цель изобретения - повышение производительности при отладке программ,На чертеже представлена блок-схе,ма устройства для отладки программ.Устройство содержит первый 1, вто" 1 Орой 2 и третий 3 блоки памяти, мультиплексор 4, элемент НЕ 5, первыйэлемент И 6, триггер 7, первый 8,третий 9 и второй 10 элементы ИЛИ,элемент 1 задержки, второй 12, третий 13 и четвертый 14 элементы И,группу 15 из М триггеров, группу 16иэ Я элементов И и счетчик 17, а также первый 18 и второй 19 информацион-ные входы устройства и вход 20 признака режима работы устройства. Кроме того, на схеме обозначены информационный выход 21 устройства, вход 22признака записи устройства, вход 23признака чтения устройства, выход 24признака готовности устройства, группа 25 адресных входов устройстватретий информационный вход 26 устройства, вход 27 обращения устройстваи вход 28 признака трассировки устройства.Первый блок 1 памяти в составеустройства для отладки программ выполняет функцию буферного запоминающего устройства, в котором во время 35трассировки программы в реальном времени запоминаются адреса и данные,появляющиеся на входе 19 отлаживаемой системы.Все входы устройства могут подключаться к параллельным портам выводамикроЭВМ, а выход 24 может быть соединен с входом радиального прерывания микроЭВМ,Устройство работает в двух режимах; начальной установки и трассировки программы.Перед началом работы счетчик 17устанавливают в нулевое состояние, атриггеры группы 15 - в единичное (цепи установки не показаны).На вход 20 в режиме начальной установки задается низкий уровень напряжения, при этом мультиплексор 4коммутирует на входы блоков 1-3 памяти информацию с входов 18 устройст"ва, низким уровнем напряжения запрещается работа элементов И 12 и 13.В исходном состоянии на входе 23 устройства присутствует низкий уровеньнапряжения, а на входах 22 и 27 устройства и информационных входах 18,25, 26 - высокий уровень напряжения.В режиме начальной установки блок 1памяти доступен по чтению. Для чтенияинформации из блока 1 памяти навход 23 необходимо подать единичныйимпульс, В момент действия импульсана выходе блока 1 памяти появляетсяинформация из ячейки с адресом, рав"ным содержимому счетчика 7, а по заднему фронту импульса счетчик 7 прибавляет единицу. Блоки 2 и 3 памятив режиме начальной установки доступны по записи. Блок 2 памяти однобитовый и служит для селекции адресов,при которых необходима трассировкапрограммы с учетом ветвления программы. Для записи в блок 2 памяти необходимо установить адрес ячейки наинформационных входах 18 и 25 устройства, подать на вход 26 устройстваинформацию для записи (единицу, еслипо данному адресу нужно вести трассировку) и нулевой импульс на вход 27устройства. Такой алгоритм повторяется для всех ячеек блока 2 памяти,Блок 3 памяти служит для определенияветвей, по которым проходит программа. Для записи в блок 3 памяти необходимо на входы 18 установить адресячейки блока 3 памяти, затем податьна вход 22 устройства низкий уровеньнапряжения. По фронту этого сигналаадрес фиксируется в блоке 3 памяти.Затем на входе 18 необходимо установить данные и подать на вход 22 высокий уровень напряжения, Алгоритмповторяется для всех ячеек блока 3памяти,Режим трассировки программы начинается при подаче высокого уровнянапряжения на вход 20 устройства. Вэтом режиме мультиплексор 4 подключает входы блоков 1-3 памяти к входу 19 отлаживаемой системы. Если необходимо вести полную трассировкупрограммы, на входе 28 режима трассировки устройства устанавливают высокий уровень напряжения. Тогда единица поступает через элемент ИЛИ 9на информационный вход триггера 7.По сигналам достоверности адреса иданных. (для интерфейса МПИ ОСТ11.305.903-80 это сигналы "ОБМ-ЯУСС"и "ОТВ-КРЕАТИ") элементы И 12 и 13вырабатывают единичные импульсы. По5 15011 сигналу "ОБМ" который устанавливается на цикл одного обмена, разрешается работа триггера 7, который:"импульсом с ныхода элемента 13 устанавливается в 1 и открывается по перво 11 15 му входу элемент И 6, Импульсы с вы.ходов элементов И 12 и 13, проходя через элемент И 6 и элемент НЕ 5 за" писывают в блок 1 памяти адреса и данные, поступающие с входа 19 отлаживаемой системы. По заднему фронту этих импульсов прибавляется единица к содержимому счетчика 17. После переполнения счетчика 17 на выход 24 15 устройства выдается сигнал о переполнении блока 1 памяти, Однако сплошная трассировка программы целесообразна в очень редких случаях изза ограниченного объема блока 1 па мяти и трудностей анализа собранной информации. В устройстве предусмотрен режим выборочной трассировки. Отлаживаемая программа разбивается на ветви, по которым может пройти 25 выполнение программы, Характерные для каждой ветви адреса команд на входе в ветвь и выходе из ветви записываются в блоке 3 памяти (записываются на адреса команд, а единица 30 по адресам начала и конца ветви), В зависимости от выбранной ветви в блоке 2 памяти фиксируются адреса команд, при которых необходимо нести трассировку в каждой ветви. На входе 28 устанавливается низкий уровень напряжения, Пока проходит линейный участок программы, блок 3 памяти в работе устройства не участвует. При каждом появлении адреса на входе 19 40 триггером 7 анализируется содержимое блока 2 памяти, указывающее на то, вести в данном цикле обмена трас 3сировку или нет, При ветвлении программы блок 3 памяти обнаруживает адрес входа в ветвь программы и низким уровнем на д-м выходе первой группы устанавливает д-й триггер. группы 15 в "0", модифицируя адрес блока 2 памяти. В этой области бло ка 2 памяти могут быть в общем случае выбраны другие адреса для трассировки. При выходе программы из ветви блок 3 памяти обнаруживает адрес выхода из ветви программы и низким 55 уровнем на -м выходе второй группы устанавливает -й триггер группы 151". Ветвью может быть и любой лиейный участок программы, Элемент 11 02задержки учитывает время отработки блоков 2 и 3 памяти.Формула изобретенияУстройство для отладки программ, содержащее первый и второй блоки памяти, счетчик, триггер, .первый элемент ИЛИ, первый и второй элементы И, причем выход счетчика соединен с ад" ресным входом первого блока памяти, выход которого является информационным выходом устройства, выход первого элемента ИЛИ соединен со счетным вхо" дом счетчика, вход обращения устройства соединен с входом записи второго блока памяти, прямой выход триггера соединен с первым входом первого элемента И, о т л и ч а ю щ е е с я тем, что, с целью повышения производительности при отладке программ, н устройство введены третий блок памяти, второй и третий элементы ИЛИ, элемент НЕ, элемент задержки, группа из М триггеров, где Н - количество выбранных ветвей программы, группа из М элементов И, третий и четвертый элементы И и мультиплексор, причем вход признака чтения устройства соединен с первым входом первого элемента И и входом чтения первого блока памяти, первый и второй информационные входы устройства соединены соответственно с первым и вторым информационными входами мультиплексора, выход которого соединен с информационными входами первого, второго и третьего блоков памяти, вход признака данных устройства соединен с первым входом второго элемента И, выход которого соединен с первым входом второго элемента ИЛИ,выход которого соединен с вторым входом первого элемента И, вход признака адреса устройства соединен с первым входом третьего элемента И и с входом установки в 11 О триггера, вход признака режима работы устройства соединен с управляющим входом мультиплексора, с вторыми входами второго и третьего элементов И, с входом записи третьего блока памяти, инверсный и прямой выходы третьего элемента И соединены соответственно с перным входом четвертого элемента И.и через элемент задержки с вторым входом второгоэлемента И 3 И и тактовым входом триггера, вход признака записи устройства соединен с вторым15 О 11 Ог Составитель А. СигаловТехред Л.Олийнык Корректор М.Шароши Редактор А. Огар Заказ 4871/4/ Тираж ббй ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раущская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 входом четвертого элемента И, выходкоторого соединен с входом обращениятретьего блока памяти, каждый выходпервой группы инф рмацион х выходов 5:третьего блока памяти соединен с входдом установки в "О" соответствующего триггера групйы, каждый выход второй группы информационных выходовтретьего блока памяти соединен с входом установки в "1" соответствующеготриггера группы, выход каждого триггера группы соединен с первым входомсоответствующего элемента И группы,выходы которых соединены с группой 15адресных входов второго блока памяти,группа адресных входов устройства соединена с вторыми входами элементовИ группы, третий информационный входустройства соединен с информационнымвходом второго блока памяти, информа"ционный выход которого соединен спервым входом третьего элемента ИЛИ,вход признака трассировки устройствасоединен с вторым входом третьегоэлемента ИЛИ, выход которого соединен с информационным входом триггера,выход первого элемента И соединен свторым входом первого элемента ИЛИ ичерез элемент НЕ с входом обращенияпервого блока памяти, выход переполнения счетчика является признаком