Устройство для вычисления скользящего спектра

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 1 в) 4 С 06 Р 15/332 СУДАРСТНЕННЫЙ КОМИТЕТ ССС О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ ПИСАНИЕ ИЗОБРЕТЕНАВТОРСКОМУ СВИДЕТЕЛЬСТВУ 20/ егистр, блок ент И-НЕ, эл амяти, триггер, эле ент ИЛИ, триггер, г ых импульсов, элеменнт НЕ. 1 з.п. Ф-лы,(54) УСТРОЙСТВО ДЛЯ ВЗЯЩЕГО СПЕКТРА(57) Изобретение отно нераторИ-ИЛИ-НЕ 2 ил кто элем тся к вычи.88. Бюл. В 31кий политехнический инсти-летия Великой Октябрьской ческой революциирязнов, Ю.С.Каневский, А.М.Сергиенко2(088.8)ское свидетельство СССРкл . С .06 Р 15/332, 1983 . ое свидетельство СССРкл . С 06 Р 15/332, 1984.ЫЧИСЛЕНИЯ СКОЛЬтельной технике и предназначено длявычисления скользящего спектра сигналов с произвольным коэффициентом обновления, а также для вычисленияспектра сигналов в непрерывном и однократном режимах, и может быть использовано в анализаторах спектра,работающих в реальном. масштабе времени и применяемых при обработке сейсмических и других сигналов. Цельизобретения - упрощение устройства.Для этого в состав устройства входятЗаказ 4156/ П исно оизводственно-полиграФическое предприятие, г. Ужгород, ул. Проектная,48 Тир ВНИИПИ Гос по делам 13035, МосквИзобретение относится к вычислительной технике и предназначено длявычисления скользящего спектра сигналов с произвольным коэффициентом обновления, а. также для вычисленияспектра сигналов в непрерывном и однократном режимах, и может быть использовано в анализаторах спектра,работающих в реальном масштабе времени и применяемых при обработке сейсмическихр медицинских и других сигнал.ов.Целью изобретения является упрощение устройства, 15На фиг. 1 изображена структурнаясхема устройства, на фиг. 2 - структурная схема блока синхронизации.Устройство (фиг. 1) содержит информационный вход 1 устройства, ре1 истр 2 (входных данных), блок 3 памяти, блок 4 дискретного преобразоваНия Фурье (БПФ), коммутатор 5, выход6 блока 7 синхронизации, блок 8 постоянной памяти, тактовый вход 9 тригГ,ера 10, элемент И-НЕ 11, элемент ИЛИ12, выход 13 блока 7, триггер 14, генератор 15 тактовых импульсов, элемент. И-ИЛИ-НЕ 16, выходы 17-20 блокаэлемент НЕ 21, входы 22-30 блока 7 30синхронизации.Блок синхронизации (фиг. 2) содерЖит счетчик 31, регистр 32., элементИЛИ 33, триггер 34, елемент ИЛИ 35,элемент И-НЕ 36, сумматор 37, узел38 постоянной памяти, коммутатор 39,узел 40 регистров, триггер 4 1, выхоДы 42-52, элемент ИЛИ 53 и выход 54.Устройство осуществляет обработку последовательностей х(к исходных данных в трех режимах,.Первый режим.Устройство вычисляет скользящийспектр сигнала с произвольным коэффи4 иентом скольжения 1 = Я/И = ( М,1)эа счет смещения на Я отсчетов вперед временного окна (содержащего Иотсчетов) и повторения вычислений,где Я - количество обновленных отсчетов в д-й последовательности исходных отсчетов 1 х(1 с) 1 с = 0,1Ч. Устройство выполняет согласова"ние случайного количества накоплен-ных отсчетов С 1 за интервал времениТ обработки последовательности 1 х(кпо алгоритму БПФ и требуемого числаобновляемых отсчетов Я. Если Ц,-Я 7 О,то последовательность 1 х (1 с),1 с = 0,1Изаменяется последовательностьюх(1 с), 1 с = Я, Ч+1, ,М,БИ+(+1 и продолжается накопление исходных данных х(1 с), Если С 1; - ЯО, то последовательность 1 х(1 с)не изменяется и над ней повторно выполняется алгоритм БПФ и продолжается накопление исходных данных х(1 с) .Второй режим.В устройстве выполняется накопление отсчетов , с параллельным выпол нением алгоритма БПФ над последовательностью 1 х(1 с), Последовательность исходных отсчетов 1 х(1 с)формируется из последних И отсчетов множества Я. В этом режиме допустимо неравенство 0 . 7 И.Третий режимУстройство обрабатывает по алгоритму БПФ одиночную последовательность 1 х(1 с), 1 с = 0,1;М, накопленную после поступления М отсчетов, начиная с момента запуска устройства, М принимает значения М - (1,2 ,И), такой режим работы необходим при исследовании однократных и периодических процессов, когда известно начало процесса и требуется анализ определенного его участка.В качестве примера конкретной реализации рассмотрим работу устройства при выполнении алгоритма БПФ для И = 16, г = 4, В данном случае алгоритм имеет две итерации, каждая итерация имеет г = 4 базовых операций, а каждая базовая операция представляет собой г = 4-точечный алгоритм БПФ или ДПФ. Алгоритм БПФ выполняетУ ся в течение 54 четных тактов, каждая базовая операция требует восемь четных тактов.Объем блока 3 памяти в 3 И слов, разбит на страницы по И слов в каждой, нулевая и первая страницы используются для записи исходных данных х(1 с), вторая страница отведена для операндов а (1 с) алгоритма БПФ.2С выхода генератора 15 тактовых импульсов поступают синхросигналы, имеющие вид меандра. Примем, что каждый нечетный такт предназначен для приема исходных данных, поступающих на вход устройства 1, каждый четный такт выполняется микрокоманда алгоритма БПФ; в каждом такте в узле 40 регистров общего назначения выполняется считывание содержимого выбранного регистра и запись в него измененного содержимого, при этом режиму считывания пусть соответствуют единичный уровень, а режиму записи - нуле - вой уровень на входе управления за 5 писью узла 40 регистров общего назначения.Прием информации в регистры 2 и 32 триггеров 10, 14, 34 и 41 осуществляется передним фронтом синхроимпульсов, поступающих на их синхровходы. Установка триггеров в требуемые состояния осуществляется подачей рулевого уровня ца их установочные входы, нулевой уровень на входе уста-,15 новки в ноль регистра 32 соответствует нулевому состоянию регистра 32; единичный уровень соответствует разрешению приема и выдачи в регистре 32 Нулевой уровень на выходе 18 соот ветствует пропуску значений с первого и четвертого входов, а единичный - с третьего и второго входов коммутатора 5. Единичному уровню на выходе 19 соответствует разрешение вьщачи 25 коэффициентов И в блок 4 БПФ и умноМжение в блоке 4 БПФ на эти И" опепМрапидов, нулевому уровню - запрет вып 1 дачи и отсутствие умножения на У операндов; нулевому значению на входе 30 управления третьим состоянием регистра 2 соответствует логическое состояние выходов, а единичному - третье состояние выходов, единичному значению на управляющем входе блока 3 памяти соответствует режим записи, а нулевому - режим считывания из блока 3 памяти; коду 000 на выходах 44-46 соответствует пропуск через коммутатор 39 входа 26(г), коду 001 - входа 40 27 (Я,Б), коду 010 - входа 28 (М-г), коду 011 - входа 29 (2 ",И-М), коду 100 - выхода сумматора 37. Коду 00 на выходах 42 и 43 соответствует режим суммирования содеРжимого Регист ра 32 и сумматора 37 узла 40 регистров общего назначения, .коду 01 - р ежим пропуска операндов с выхода узла 40 регистров общего назначения. Если на входе переноса в младший раз 50 ряд присутствует "1", то проходящее значение увеличивается на единицу, Коду 10 соответствует режим вычитания содержимого регистра 32 из содержимого третьего регистра узла 40 регистров общего назначения, коду 11 - ре 55 жим пропуска операнда с выхода регистра 32 на вход узла 40 регистров об- щего назначения, коду 01 на выходах 48 и 49 - выбор иэ узла 40 регитровобщего назначения первого регистра,коду 10 - второго и коду 11 - третье"го регистров; первому режиму соответствует код 100, второму 010, третьему001 на входах 24, 25 и 22,Коэффициент пересчета счетчика 3 1тактов равен ЯМ+3, Для упрощения описания работы устройства и упрощенияструктурной схемы считаем, что действительная и мнимая части комплексныхвходных данных х(к) и операндов а .)1поступают и передаются в устройствепараллельно (1 - номер базовой операции, 1 - номер итерации) (цепи установки в начальное состояние не показаны),Рассмотрим работу устройства последовательно в данных режимах.Первый режим,На управляющих входах 24, 25 и 22устройства присутствует код режима,которому соответствует состояние 100,Поступая на старшие разряди адресаузла 38 памяти (программ), данныйкод обеспечивает выбор страницы памяти, в которую записана .программа данного режима. Для реализации алгоритма необходимо, чтобы на управляющихвходах 26-28 задания параметров алгоритмов присутствовали соответственно коды г, Я, И - г, т.е. г = 4, И-г- 12, Ц - произвольное. В третьемрегистре узла 40 регистров общего назначения записан код И + ). При работе устройства в первом режиме из рразрядов используется и+2 разряда,и+2-й разряд - как знаковый, значения остальных р - иразрядов на .рабо -ту устройства в первом режиме влияния не оказывают, Пусть в первуюстраницу блока 3 памяти записанапоследовательность входных данных,запись исходных данных для -й последовательности происходит во вторуюстраницу блока 3 памяти,Пусть устройство находится в исходном состоянии, счетчик 31 тактов всостоянии 000, триггер 4 1 - вединичном, триггеры 10 и 34 - в произвольном; в узле 40 регистров общегоназначения записаны по адресу 01-01,0000, по адресу 10-00.0000, по адресу 11-00.1100, Из узла 38 памяти(программ) поступают следующие управляющие сигналы: на адресные входы узла 40 регистров общего назначения поступает код 01, при единичном дначе5 14187 нии на входе управления записью счи" тыванием узла 40 регистров общего назначения выполняется считывание кода 010000, г = 4 младших разрядов кото 5 рого поступают на адресные входы бло" ка 3 памяти и блока 8 памяти (коэф" фициентов) и (,значение управляющеи 1го выхода 19-0), а также на вход сумматора 37 (на выходах 42 и 43 код 01) 10на выходах 42-44 код 000, в регистр32 положительным фронтом синхроимпульсапринят код г = 4, на его входе присутствует код г = 4, на выходе 18 код 0 и в старших адресных разря дах блока 3 памяти код 01, на выходе 13 - код 0 если на вход 1 устройст.ва поступил исходный отсчет хЬ), то синкроимпульсом по входу 9 сопровождения этот отсчет запишется в регистр 20 2 входных данных и им же происходит установка триггера 10 в единичное состояние, триггер 14 синхроимпульсом установлен в нулевое состояние, но если пришел исходный отсчет и син хроимпульс его сопровождающий, то нулевое значение управляющего сигнала с выхода 13 и единичное значение на выходе триггера 10 формируют с помощью элемента 11 сигнал установ- ЗО ки триггера 14 в единичное состояние, которое преобразуется на элементе И-ИЛИ-НЕ 1 б (на четвертом выходе присутствует единичное значение) в нулевое, и поступает на вход управления третьим состоянием регистра 2 (Входных данных), значение хЬ) поступает на вход блока 3 памяти и записывается по адресу 010.0000, Так как на входе управления записью бло О ка 3 памяти присутствует единичное значение, то это значение с выхода триггера 14 (управляющий сигнал 17) поступает на вход элемента ИЛИ 53, а затем на вход переноса в мпадший 45 разряд сумматора 37, на выходе сумматора 37 получаем код 010001, который во время второй половины синхроимпульса запишется в узел регистров 40 общего назначения по адресу 01, 5 О Если исходный отсчет х(1 с) и сопровождающий его синхроимпульс не поступаютна вход устройства, то состояние триггеров 10 и 14 не изменяется, не формируется единичное значение управляющего сигнала с выхода 17, поэ-, тому выходы регистра 2 входных данных отключены от входа блока 3 памяти и адрес записи исходных данных 46 6А ,не изменяется в первом регистре узла регистров 40 общего назначения. Пусть исходное состояние будетпервым тактом работы устройства, Вовтором такте состояние счетчика 31тактов 00.01, считывание операндах 1(0) и блока 3 памяти в БПФ 4 выполняется следующим образом,Триггер 14 синхроимпульсомустанавливается в нулевое состояние, науправляющем выходе 13 - ноль и в блок3 памяти устанавливается режим считывания, выходы регистра 2 входныхданных отключены от входа-выхода блока 3 памяти, состояние управляющеговыхода 19 не изменяется во время выполнения первой итерации алгоритмаБПФ и в последующих тактах упоминаться не будет, состояние управляющеговыхода 20 также не изменяется на всемпротяжении выполнения 1-го и 2-горежимов, В регистре 32 выполняетсяприем г = 4, на управляющих входахкоммутатора 39 код не изменяется," наадресных входах узла 40 регистров общего назначения присутствует код 10и адрес считывания А, = 0000, записанный во втором регистре узла 40 регистров, поступает на выход узла 40,имладших разрядов адреса считывания.поступают на адресный вход блока 3 памяти, из блока 3 памяти считываетсяоперанд х"(О) по адресу А= 000000и поступает в БПФ 4. В сумматоре 37,на управляющих входах которого присутствует код 00, выполняется операция сумжрования содержимого регистра32 и второго регистра узла 40 регистров общего назначения, во второй половине второго такта вычисленныйадрес считывания А = 00.0100 записывается во второй регистр узла 40 регистров общего назначенияВ третьем такте состояние счетчика 31 тактов 0010, и работа устройства аналогична работе в 1-м такте, т.е. если пришел исходный отсчетх(1), то он запишется по адресу 01,00.01 и состояние первого регистраузла 40 регистров увеличится на единицу, если на входы 1 и 9 устройства не поступил отсчет х (1), то состояние первого регистра узла 40 регистров общего назначения неизменяется, сигнал записи на выходе триггера14 отсутствует (нулевое состояниетриггера 14). В каждом нечетном такте в 1-м режиме вплоть до окончанияпрограммы вычисления коэффициентов Фурье по алгоритму БПФ работа устройства аналогична 1-му такту. В четвертом такте состояние счетчика 31 тактов 00011, и в устройстве вьг полняется (аналогично второму такту) считывание операнда х,(1) в БПФ 4, значение А , увеличивается на 4. В восьмом такте состояние счетчика 3 1 тактов 00.0111 выполняется считывание операнда а(3) последнего для первой базовой операции. Состояние управляющих сигналов аналогичны 2-му такту. Во втором регистре узла 40 ре гистров общего назначения устанавливается адрес 00.1100-00.0100 01.0000, четыре младших разряда которого являются младшими разрядами для адреса записи Апервого результата базовой операции. В 10-м такте выполняется запись первого результата вычислечния базовой операции а",(О) по адресу 100000, 4 младших разряда адреса поступают в блок 3 памяти с выхода уэ ла 40 регистров общего назначения, а значения двух старших разрядов формируются на выходе коммутатора 5, на управляющий вход которого поступает единичное значение и обеспечивается З 0 прохождение кода 10 в старшие разряцы адреса, значение выхода 13 - единичное.Значения остальных управляющих сигналов не изменяются при выполнении записи результата аВ) первой итерации первой базовой операции. В 16-м четном такте выполняется запись последнего а(3) результата первой,базовой операции по адресу 10.1111, 4 О в этом такте на управляющем выходе 52 присутствует единичное значение, которое через элемент ИЛИ 33 поступает на вход переноса в младший разряд, и в сумматоре 37 выполняется операция 45 суммирования содержимого второго регистра узла 40 регистров общего назначения, регистра 32 и единичного значения на входе переноса в мпадший разряд, В результате получаем во втором регистре код адреса 00,0001Считывание операндов для -й базовой операции и запись результатов вычислений 1-й базовой операции выполняется аналогично приведенным вьппе тактам. В последнем 64-м такте Е-й итерации выполняется запись последнего а,(15) результата 4-й базовой операции по адресу А = 10,1111 и формируется адрес считывания для первого операнда второй итерации. Для этого ча управляющем выходе 52 присутствует единичное значение, а на управляющих вы:ходах 42 и 43 - код 01, во втором регистре узла 40 региСтров общего назначения записан коц 11.0000.В такте бб выполняется считываниеоперанда, а (О) для вьполнепя второй итерации по адресу 10,0000, и=4.младших разрядов которого поступают на вход блока 3 памяти с выходаузла 40, а два старших разряда - свыхода коммутатора 5, на управляющемвыходе 18 которого присутствует еди"ничное значение, на управляющем выходе 19 во второй итерации присутствует единичнсе значение и требуемая последовательность весовых коэффициениМтов И , на которое требуется домножить операнцы второй итерации, посту"пает на вход блока 4 БПФкоэффициен 1ты И записаны в блоке 8 памяти (коэффициентов) И в последовательностиопределяемой алгоритмом БПФ.В 68 и 70-м тактах работа устройства аналогична 66-му такту, В 71-м такте выполняется очередная запись исходных операндов, кроме того, на управляющих входах коммутатора 39 присутствует код 010, который обеспечивает прохождение на вход регистра32 кода И-г = 12.В 72-м такте (11 итерация) выполняется считывание операнда а (3),т.е. из узла 40 регистров общего назначения считывается содержимое второго регистра, равное 11.0011, иэблока памяти 3 по адресу 10.0011 выйполняется считывание операнда а,(3),в регистр 32 синхроимпульсом выполняется прием коца И-г12, На выходах 4 2 и 43 присутствует код 00, науправляющем выходе 52 - единичноезначение, на выходе сумматора 37 формируется код И-г+1+г= 01.0000,так как= 1, который записываетсяво второй регистр узла 40 регистровобщего назначения и п4 младшихразрядов которбго будут использованыкак разряды адреса записи для результатов выполнения первой базовой операции на 11 итерации,Последовательность формированияадресов записи результатов базовойоперации аналогична последовательнос-ти формирования адресов считывания.В предпоследнем (12-м) такте управ"О" регистра 32 присутствует нулевоезначение, которое не эапрещает приемв регистр 32 кода, на управляющихвыходах 48 и 49 присутствует код 11,по которому выбирается третий регистриз узла 40 регистров общего назначения, и его содержимое (код И+О) поступает на вход сумматора 37, с выхода регистра 32 на вход сумматора 37поступает код 0 или код Я, на управляющих выходах 42 и 43 установленкод ОО, на управляющем выходе 52 -код О, и результат суммирования записывается в третий регистр узла 40 регистров общего назначения, результатравен И+Я+О или И, т,е, сформирован конечный адрес следующего 1-гомассива, состояние управляющих выходов 44-46 не изменяется,В 8 Н+3 (131-м) такте на выходах48 и 49 - код 10, из узла 40 считывается содержимое 100.0000 второгорегистра и поступает на вход сумматора 37, на второй вход сумматора 37поступает содержимое регистра 32 (Оили Я), на управляющих выходах 42 и43 присутствует код 00, на управляющем выходе 52 - код О, результат суммирования записывается во второй регистр узла регистров, сформированноезначение является начальным адресомсчитывания для обработки -го массира. Если содержимое регистра 32 рав о нулю, то повторно обрабатываетсяредыдущий (д)-й массив, если содержимое регистра 32 равно Я, то обрабатывается -й массив с начальнымадресом А= А + , на управляющихвыходах 44-46 присутствует код ООО, ина входы регистра 32 поступает кодг = 4. Устройство переходит в исходное состояние. Во втором режиме на управляющиевходы 24, 25 и 22 поступает код второго режима 100, который обеспечивает считывание из узла 38 памяти(программ), требуемой для второго режима, последовательности команд, науправляющий вход 27 устройства вместо кода Я поступает код И,Работа устройства при выполненииалгоритма БПф и прием исходных отсчетов осуществляется аналогично первому режиму. Отличие составляют последние три такта, Рассмотрим последовательность операций, выполняемыхв этих тактах,9 14187 ляющие сигналы с выходов 44-46 имеют состояние 100, и значение с выхода сумматора 37 поступает на вход регистра 32. В последнем 128-м такте эа 5 лись последнего результата последней базовой операции а(15) осуществляет.ся по адресу 10,1111, на, управляющих входах 42 и 43 - код 01, на управляющем выходе 52 - единичное значение, на выходе сумматора 37 формируется код 100.0000 и записывается во второй регистр узла 40 регистров общего назначения. Арс синхроимпульсом принимается в регистр 3 2, 15В 80+1 (129-м) такте на управляюЩих выходах 48 и 49 - код 11, и из третьего регистра узла 40 регистров общего назначения считывается Код И+, в сумматоре 37 выполняется операция (на управляющих выходах 42 и 43 - код 10) вычитания содержимого регистра 32 из содержимого третьего регистра узла 40 регистров общего назначения, т.е, И+Я - А. Вели чина И+ = 2 И, т.е. максимальна, если Я = И, поэтому для представления адреса числа требуется и+1 разрядов, .а п+2-й разряд будет знаковым, т.е, разряд п+2 сумматора 37 является зна ковым разрядом для величин Я+Я,иА ю, Значение и+2-го разряда сумматора 37 в этом такте поступает на вход триггера 41, в этом же такте на выходе 50 код 1, который устанавливает на входе управления записью считыванием узла 40 регистров единичное значение, и запись в третий регистр не производится, так сохраняется значение И+Я, В данном такте прием исходных данных 40 не производится, с этой целью значение управляющего выхода 13 устанавливается равным нулю, на управляющих входах коммутатора 39 - код 001, который разрешает прохождение на вход регистра 32 кода Я. В 8 Ы+2 (130-м) такте значение знакового разряда и+2 с помощью установки в единичное значение выхода 47 записывается в триггер 41. 50Если в триггер 41 записан О, то (5+0). А 1, , т,е, требуемое количество исходных данных не накопилось, и единичное значение на инверсном выходе триггера 41 устанавливает ре гистр 32 в нулевое :остояние, если в триггер 41 записана 1, то И+ЯАисх т.е. нужное количество исходных данных накоплено, на входе установки в1418746 12 В 8 И+1-м тактена управляющих вы. ходах 48 и 49 - код 01 и содержимое первого регистра А, соответствующее количеству накопленных данных узла 40 регистров общего назначения, поступает на вход сумматора 37 (на выходах 42 и 43 - код 01, на управляющем выходе 52 - код О, на управляющем 1 О 15 стра 2 входных данных в третье состоя. ние. Примем исходное состояние за первый такт работы устройства. Во вто" 30 35 40 выходе 13 - О, триггер 14 находится в нулевом состоянии и на входе переноса в младший разряд присутствует ноль), на выходе сумматора 37 сохраняется значение А ,. В этом же такте на управляющих выходах 44-46 код 100, который разрешает прохождение на вход регистра 32. В 80+2-м такте выполняется запись в регистр 32 А 1 на управляющих выходах 48 и 49 - код 10 (осуществляется выбор второго регистра узла 40 регистров общего назначения), на выходах 42 и 43 - код 11 (по. которому выполняется пропуск операнда с выхода регистра 32 на вход узла 40), на управляющих выходах 52 и 54 - код О. Во второй регистр узла 40 записывается А , на управляюших выходах 44-46 - кол 001, на входы регистра 32 поступает код Ы.В 80+3 такте в регистр 32 принимается код И, на управляющих выходах 48 и 49 - код 10, .на управляющих выходах 42 и 43 - код 10, на управляющем выходе 52 и 54 - код О. В сумматоре 37 вычисляется начальный адрес следующей -й последовательности 1 х(к)1, равный А д А д- Н, который во второй половине такте записывается во второй регистр узла 40 регистров общего назначения. Следующим синхраимпульсом счетчик 3 1 тактов устанавливается в исходное состояние, и работа устройства повторяется, начиная с первого такта.Рассмотрим работу устройства в третьем режиме, В исходном состоянии на управляющие входы 24, 25 и 22 устройства поступает код 001, на управляющем входе 29 - код И-М Ь= 2 ; М - заданная задержка), все регистры и триггеры находятся в нуле. вом состоянии. Сигнал "Пуск", поступающий на управляющий вход 23, устанавливает триггеры 34 и 14 в нулевое состояние, а счетчик 31 тактов - в 000, На управляющих выходах 44-46 присутствует код 011, который разрешает прохождение на вход регистра 32 числа ЕЯ-М, представленное как положительное число в прямом коде,т.е. в р-м разряде - нулевое значение. На управляющих выходах 48 и 49 код произвольный, на выходе 52 - О, на выходе 17 вО, состояние регистров узла 40 регистров остается неизменным (нулевым). Нулевое значение с выхода триггера 34 поступаетна вхоД элемента И-ИЛИ-НЕ 16,с выхода которого единичное значение устанавливает выходы региром такте состояние счетчика 31 тактов - 0001. В регистр 32 принимается код Ы-М, состояние управляющих выходов 44-46 произвольн.а, навыходе 52 - О, на выходе 17 - О, таккак на выходе 13 - О, на управляющихвыходах 42 и 43 - 11, на управляющихвыходах 48 и 49 - 01, в первый регистр узла 40 регистров общего назначения записывается код 1 сН-М, виды операций, выполняемых в блоках 4 и 3, не имеют значения.В третьем. такте состояние счетчика 30 тактов - 00 10, Работа устройства аналогична первому такту первого режима, т,е. содержимое первого,регистра, узла 40 регистров общего назначения увеличивается на единицу,если пришел входной отсчет, и не изменяется, если входной отсчет не поступил, Отличие состоит в том, чтовыходы регистра 2 входных отсчетовнаходятся в третьем состоянии, т,е.отключены от входа блока 3 памяти(триггер 34 находится в нулевом состоянии), и запись входных отсчетов в блок 3 памяти не производится. В нечетном такте состояние управляющего входа 54 - 1, состояние триггера 41 не изменяется (нулевое), так как состояния управляющих выходов 47 и 51 соответственно 0 и 1 не изменяются на протяжении всего третьего режима.В четвертом и остальных четных тактах рабата устройства аналогична четным тактам в первом режиме.Когда на вход 1 устройства поступило М значений входных данных, то в первом регистре узла 40 регистров общего назначения устанавливается код 1.0 р, ,О. В следующем нечетном такте единичное значение вьр-м разряде обеспечит установку триггера 34 в единичное состояние, на входе управления третьим состоянием регистра 2 входных данных присутству ет код О, который переводит выходы регистра 2 в логическое состояние. Если на вход 1 устройства пришел входной отсчет, то он запишется в блок 3 памяти по адресу 00.00 (на 10 управляющем выходе 18 - код О).Когда на вход 1 устройства поступили следующие Я отсчетов, единичное ,значение с выхода и+1-го разряда в нечетном такте сумматора 37 поступа ет на вход элемента И-НЕ 36, на третьем входе которого также единичное значение (управляющий выход 54 - 1) нулевое значение с выхода элемента И-НЕ 36, пройдя через элемент ИЛИ 35, 20 устанавливает триггер 34 в нулевое состояние, а счетчик 31 тактов - в исходное. Тем самым прием входных отсчетов в блок 3 памяти прекращается, а над сформированной последовательностью х(К) , записанной в блок 3 памяти с адреса ОО.О.ООО по адрес ОО. 1111 1, выполняется алгоритм БПФ по программе, аналогичной первому режиму.ЭОФормула изобретения1. Устройство для вычисления сколь зящего спектра, содержащее блок постоянной памяти, блок памяти, блок синхронизации, блок дискретного преобразования Фурье, генератор тактовых импульсов, выход которого подключен к тактовому входу блока синхрониза ции, выход которого подключен к первому адресному входу блока памяти и адресному входу блока постоянной памяти, выход которого подключен к выходу задания коэффициентов блока дис кретного преобразования Фурье, выход которого является информационным выходом устройства, входом запуска которого является вход запуска блока синхронизации, первый выход которого 50 подключен к входу считывания блока постоянной памяти и входу синхронизации блока дискретного преобразования Фурье, вход задания операндов которого подключен к выходу блока памяти, 55 входы задания режима группы блока синхронизации являются входами задания режима группы устройства, входами задания параметров группы которого являются входы задания параметровгруппы блока синхронизации, о т л ич а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит коммутатор, элемент ИЛИ, два триггера, элемент НЕ, элемент И-НЕ, элементИ-ИЛИ-НЕ и регистр, выход которого подключен к информационному входу блока дискретного преобразования фурье, второй выход блока синхронизации подключен к информационному входу коммутатора, первый и второй выходы которого подключены соответственно к второму и третьему адресным входам группы адресных входов блока памяти, вход управления записи считывания которого подключен к- выходу элемента ИЛИ, первый вход которого соединен с первым входом элемента И-НЕ, входом обнуления первого триггера иподключен к третьему выходу блока синхронизации, четвертый выход которогосоединен с выходом второго триггераи подключен к второму входу элементаИЛИ и первому входу элемента И-ИЛИНЕ, выход которого подключен к входусчитывания регистра, тактовый входкоторого соединен с тактовым входомпервого триггера и подключен к первому выходу блока синхронизации, пятыйвыход которого подключен к второмувходу элемента И-ИЛИ-НЕ, третий входкоторого соединен с входом элемента НЕ и подключен к первому входу задания режима группы входов устройства, выход элемента НЕ подключен к четвертому входу элемента И-ИЛИ-НЕ, выход первого триггера подключен к второму входу элемента И-НЕ, выход которого подключен к входу установкив "1" второго триггера, тактовый вход которого подключен к выходу генератора тактовых импульсов, информационные входы первого и второго триггеров подключены к входам уровня задания соответственно логической "1" илологического "О" устройства, а входобнуления второго триггера подключенк входу запуска устройства, информационным входом которого является информационный вход регистра, а управляющий вход коммутатора подключен к шестому выходу блока синхронизации.2. Устройство по п, 1, о т л и - ч а ю щ е е с я тем, что блок синхронизации содержит счетчик, узел постоянной памяти, коммутатор, регистр, три элемента ИЛИ, сумматор, узел ре гистров, два триггера и элемент И-НЕ, выход которого подключен к первому входу первого элемента ИЛИ, выход которого подключен к входу обнуления счетчика и первому установочному входу первого триггера, выход которого подключен к первому входу элемента И-НЕ, второй вход которого подключен к первому выходу узла постоянной па О мяти, второй, третий и четвертый выходы которого подключены соответственно к первому, второму и третьему управляющим входам коммутатора, выход которого подключен к информационному 15 входу .регистра, выход которого подключен к первому входу сумматора, выход которого подключен, к информационному входу коммутатора и информационному входу узла регистров, выход ко торого подключен к второму входу сумматора и является адресным входом блока синхронизации, входом запуска которого .является второй вход первого элемента ИЛИ, пятый и шестой выходы узла постоянной памяти подключены соответственно к третьему и четвер. тому входам сумматора, пятый вход которого подключен к выходу второго элемента ИЛИ, первый вход второго подключен к седьмому выходу узла постоянной памяти, восьмой выход которого подключен к входу третьего элемента ИЛИ, выход которого подключен к такто. вому входу узла регистра, входы записи и выдачи которого подключены соответственно к девятому и десятому выходам узла постоянной памяти, одиннадцатый выход которого подключен кй йч 6 6 тактовому входу второго триггера, ин; версный выход которого подключен к входу обнуления регистра, тактовый вход которого соединен с тактовым вха 1 дом первого регистра, счетным входом счетчика и является тактовым входом блока, входами задания режима группы которого являются адресные входы пер" вой группы узла постоянной памяти, адресные входы второй группы которого подключены к выходам соответствую- щих разрядов счетчика, выходы (и+1)- го и (п+2)-го разрядов (и - 1 одН, Я - размер преобразования) сумматОра подключены соответственно к третьему входу элемента И-НЕ и информационному входу второго триггера, установочный вход которого подключен к двенадцатому выходу узла постоянной памяти, тринадцатый выход которого является первым выходом блока, вторым выходом которого является выход (и+1)-го разряда узла регистров, выход старшего разряда которого подключен к информационному входу первого триггера, четырнадцатый выход узла постоянной памяти является третьим выходом блока, четвертым выходом которого являются соединенные между собой второй вход второго элемента ИЛИ и пятнадцатый выход узла постоянной памяти, выход первого триггера является пятым выходом блока, шестым выходом которого является шестнадцатый выход узла постоянной памяти, информационные входы группы коммутатора являются входами задания параметров группы блоков синхронизации2 ЧБ 22