Устройство для вычисления алгебраических выражений

(5)М. Кд, О 06 6 7/2 Рвудвретюиыб квинтет СССР 00 девают иэебрвтеяиВ н вткрыти 1Ордена Трудового Красного Знамени специ конструкторское бюро аналитического притехнического объединения АН СССР явнтел(54) ЬСТРойстВО ДЛЯ ВЫЧИСЛЕНИВЫРАЖЕНИИ БРАИЧЕСКИ можности, так как они могнять только множительно-дел ьны Изобретение относится к автоматике и вычислительной технике и может найти применение для вычисления алгебраических выражений, включающих в себя выполнение операций умножения, деления, сложения и вычитания.ФИзвестно вычислительное устройство содержащее группу компараторов, интеграторы блок управления, ключ, управляемый делитель напряжения, умножители, блоки сложения и вычитания, пе 10 реключатель и генератор опорного напряжения 1 .Известно также вычислительное устройство, содержащее входной коммутатор, интегратор, нуль-орган, группу компараторов, элементы И, блок управления, генератор экспоненциального напряжения и блок регистрации 2.Недостатком этих устройств являют. 20 ся ограниченйые функциональные возоперации и не выполняют операции сложения и вычитания.Наиболее близким к предлагаемому является устройство для вычисления алгебраических выражений, содержащее входной коммутатор, первая группа сигнальных входов которого подключена к входам устройства, выход - к сигнальному входу цифроуправляемого делителя напряжения, а вторая группа сигнальных входов - к выходам устройства и к основной группе выходов блока аналоговых запоминающих ячеек, соединенного входами с выходами выходного коммутатора, подключенного сигнальным входом к первому входу компаратора, выход которого соединен с сигнальным входом блока преобразования в цифровой код, причем управляющие входы входного и выходного коммутаторов и блока преобразования в циф" ровой код соединены с соответствукщи" ми управляющими выходамн блока управления, а выход блока преобразования в3 , 8642цифровой код подключен к упРавляющему.входу цифроуправляемого делителя напряжения, выход которого подключен кпервому входу компаратора, соединенного вторым входом с дополнительнымвыходом входного коммутатора 3),Недостатком устройства являютсяего ограниченные функциональные возможности, не позволяющие вычислять,сложные алгебраические выражения, включающие в себя кроме операций умножения - деления также операции н сложения - вгачитания,Цель изобретения - расширение класса вычисляемых алгебраических выэаже 15ний, т. е. вычисление сложных алгебраических выражений, включающих какоперации умножения и деления, так иойерации сложения и вычитания.Для достижения этой цели в устройство для вычисления алгебраических вы 20ражений, содержащее входной коммутатор, первая группа сииальных входовкоторого подключена к входам устрой"ства, выход - к сигнальному входу25цифроуправляемого делителя напряже"ния, а вторая группа сигнальных входов- к выходам устройства и к основной группе выходов блока аналоговыхзаноминающих ячеек, соединенного входами с выходами выходного коммутатора, подключенного сигнальным входомк первому входу компаратора, выходкоторого соединен с сигнапьным входомблока преобразования в цифровой код,причем управляющие, входы входного и 35выходного коммутаторов и блока пре"образования в цифровой код соединеныс соответствующими управляющими выходами блока управления, дополнительно,введены ключи, операционный усилитель, 40масштабные резисторы и мультиплексорцифровых кодов, соединенный первыминформационным входом с выходом блока преобразования в цифровой код, вторым информационным входом - с информацйоиным выходом блока управления, авыходом - с управляющим входом цифроуправляемого делителя напряжения,подключенного выходом к сигнальным входам.двух ключей, выход первого из которых соединен с неинвертирующим входомоперационного усилителя, подключенногоийвертирующим входом к выходу второгоключа ичерез первыймасштабный резистор к выходу третьего ключа, соединенного сигнальным входом с дополнительнымвыходом блока аналоговых запоминающих .ячеек, а выход операционного усипите 98ля подключен к первому входу компаратора и через второй масштабный резистор - к инвертирующему входу операционного усилителя, причем второй вход компаратора соединен с шиной нулевого потенциала, а управляющие входы ключей н мультиплексора цифровых кодов подключены к соответствующим управляющим выходам блока управления.Блок управления содержит генера- .тор импульсов, синхронизатор, узел постоянной памяти, дешифратор команд, регистр операций, регистр и дешифратор входного коммутатора, регистр и дешифратор выходного коммутатора, регистр коэффициента, счетчик времени и счетчик команд, подключенный управляющим входом к выходу регистра операций и управлякщему входу счетчика времени, а выходом - к адресному входу узла постоянной памяти, вькод которого соединен с входом дешифратора команд, подключенного вькодамн к информационным входам регистра коэффициента, регистра выходного коммутатора, регистра входного коммутатора и регистра операций, вход обнуления которого соединен с выходом счетчика времени, причем выход регистра входного коммутатора подключен к входу дешифратора входного коммутатора, выход регистра выходного коммутатора соединен с входом дешифратора вькодного коммутатора, а управляющие входы узла постоянной памяти и всех регистров и счетные входы счетчиков подключены к соответствующим выходам синхронизатора, соединенного входом с выхоцом генератора импульсов, причем выход регистра коэффициента является информационным выходом блока управления, а выходы регистра операций и дешифраторов входного и выходного коммутаторов - соответствующими управляющими выходами блока управления.На чертеже изображЕна блок-схема устройства для вычисления алгебраических выражений. Устройство содержит входной коммутатор 1, первая группа сигнальных входов которого подключена к входам устройства, выход - к сигнапьному входу цифроуправляемого делителя 2 напряжения, а вторая группа сигнальных входов - к выходам устройства и к основной группе выходов блока 3 аналоговых запоминающих ячеек. Входы блока 3О " а О+ аО вых соединены с выходами выходного коммутатора 4, подключенного сигнальным входом к вьаоду операционного усилителя 5 и к первому входу компаратора 6. Компаратор 6 соединен вторым входом с шиной нулевого потенциала, а выходом в с сигнальным входом блока 7 преобразования в. цифровой код. Блок 7 подключен выходом к первому информационному входу мультиплексора 8 цифровых кодов, соединенного вторым информационным входом с информационным выходом блока 9 управления, а выходом - с управляющим входом цифроуправляемого делителя напряжения 2. Выход делителя 2 подключен к сигнальным входам двух ключей 10 и 11, выход ключа 10 соединен с неинвертирующим входом операционного усилителя 5. Усилитель 5 подключен инвертирующнм входом к выходу второго ключа 11 и через первый масштабный резистор 12 - к выходу третьего ключа 13, соединенного сигнальным входом с дополнительным выходом блока 3 аналоговых запоминающих ячеек. Выход операционного уси-, лителя 5 подключен через второй масштабный резистор 4 к инвертирующему входу усилителя 5. Управляющие входы коммутаторов 1 и 4, блока 7 преобразования в цифровой код, мультиплексора 8 и ключей 10, 1 и 13 соединены с соответствующими управляющими выходами блока 9 управления.Блок 9 управления может быть выполнен, например, содержащим генератор 15 импульсов, синхронизатор 16, узел/17 постоянной памяти, дешифратор 8 команд, регистр 9 операций, регистр 20 и дешифратор 21 входного коммутатора, регистр 22 и дешифратор 23 выходного коммутатора, регистр 24 коэффициента, счетчик 25 времени и счетчик 26 команд. Счетчик 26 подключен управляющим входом к выходу регистра 19 и к управляющему входу счетчика 25, а выходом - к адресному входу узла 17 постоянной памяти. Выход узла 17 соединен с входом дешифратора 8. Выходы дешифратора 18 подключены к информационным входам регистров 19, 20, 22 и 24, причем вход обнуления регистра 19 соединен с выходом счетчика 25. Выход регистра 20 соединен с входом дешифратора 21, выход регист ра 22 - с входом дешифратора 23. Выход регистра 24 является информацион- ным выходом блока 9 управления, а выходы регистра 19 и дешифраторов 21 и 64 2,98 623 - управляющими выходами блока 9управления.Устройство работает следукщим образом.Пусть необходимо выполнить операциювида где О и О в , входные напряжения найпервом и втором входахустройства соответственно;а и а - нормированные постоянныей15 коэФфициенты (а с 1;а 1);О - вйходное напряжение устВьюройства.Выполнение операции производится задва этапа. На первом этапе блок 9 вы"рабатывает управляющие и информационный сигналы, которые обеспечивают следующий режим: напряжение О, с первоговхода, устройства через коммутатор 1подключается к сигнальному входу делителя 2; выход делителя 2 через ключ11 подключается к инвертирующему входуусилителя 5; выход усилителя 5 черезкоммутатор 4 подключается к одной 30из запоминающих ячеек, например первой,блока 3; код коэфФициента а 4 с информационного выхода блока 9 управлениячерез мультиплексор 8 подается на уп-равляющий вход делителя 2. В результате (при соответствующим образом 35заданных соотношениях между коэффициентами С 1, кодами, их представляющими, резисторами делителя 2 и резистором 14 в цепи обратной связи усилителя 5) на выходе усилителя 5. сформируется напряжение, равное (-а О ) .Это напряжение в конце первого этапазапоминается в первой ячейке блока 3.На втором этапе блок 9 управленийвырабатывает сигналы, которые обеспечивают следующий режим: напряжение Ос второго входа устройства через коммутатор 1 подается на сигнальный входделителя 2; выход делителя 2 черезключ 10 подключается к неинвертирующе му входу усилителя 5; выход усилителя 5 через коммутатор 4 подключается к другой, например второй, ячейке блока 3; выход первой ячейки через ключ 13 и резистор 55 12 подключается к инвертирующему входуусилителя 5; с информационного выходаблока 9 код коэф 4 ициента ачерез куль.типлексор 8 подается на управляющийЬЫХ где О , О , О1 3 входные напряж на первом, вто третьем входах м уст"ствен ойства соотвео а - нормированный постоянный коэффициент 30а Х 1.При выполнении этой операции работа устройства распадается во времени на три этапа. Первый этап выполняется аналогично первому этапу при выполнении операции суммирования за тем исключением, что выход цифроуправляемого делителя 2 напряжения подключается к иеинвертирующему входу усилителя 5 через ключ 10. В этом случае на выходе первой ячейки блока 3 в конце первого этапа устанавливается напряжение, равное аО,. Второй этап при выполнении операции умножения-деления выполняет - ся аналогично второму этапу при выпол- З ненни операции суммирования за тем исключением, что запрещается работа выходного коммутатора 4 и разрешается работа блока 7 преобразования в цифровой код, выходной код М которого через мультиплексор 8 поступает на управляющий вход делителя 2. Компаратор 6 сравнигает выходной сигнал усилителя 5 с нулевым потенциалом, а блок 7 всоответствии с выходным сигналом комИ паратора б осуществляет подбор кода Й таким образом, чтобы напряжение О со второго входа устройства скомпенси 1 овавход делителя 2. В результате с помощью делителя 2 и усилителя 5 формируется напряжение, равное аО , которое суммируется с обратным знаком 1 величины резисторов 12 и 14 выбраны одинако-выми) с выходным напряжением первой ячейки блока 3 аналоговых запоминающих ячеек, т. е. на вторую ячейку бло" ка 3 с выхода усилителя 5 поступает напряжение, равное аО +а О, 1 О.При выполнении операции вычисления типа аО - аО работа устройства протекает аналогично за тем исключением, что на втором этапе выход делителя 2 подключается через ключ 11 к инвертирующему входу усилителя 5.Пусть необходимо выполнить операции умножения и деления, например операцию вида ло на усилителе 2 напряжения с выхода первой ячейки блока 3, равное аОг( Тогда в конце второго этапа, при равенстве нулю выходного напряжения усилителя 5, коэф 4 вциент передачи И по напряжению от сигнального входа делителя 2 до выхода усилителя 5 станет равнымЯ =. а О 1 Ог На третьем этапе выполнения операции умножения-деления блок 9 управления вырабатывает управляющие сигналы, которые обеспечивают следующий режим: на сигнальный вход делителя 2 через коммутатор 1 подключается третий вход (напряжение ОЗ), ключи 1 О и 11 остаются в том же положении, которое было навтором этапе, ключ 13 размыкается, выход операционного усилителя 5 через выходной коммутатор 4 подклю" чается к одной из ячеек блока 3, в блоке 7 сохраняется код М, полученный на втором этапе, который и на третьем этапе через мультиплексор 8 поступает на управляющий вход делителя 2. Тогда в конце третьего этапа на выходе операционного усилителя 5 и на выходе выбранной ячейки блока 3 будет напряжениеОа - " -О ОВИХ ОТак как в устройстве промежуточные результаты выполнения каждой операции. запоминаются в ячейках блока 3, аналоговых запоминающих ячеек, выходы которого подключены к входам входного коммутатора 1 то данное устройство может производить автоматическое вычисление сложных рациональных алгебраических выражений, включающих последовательное выполнение арифметических операций над входными аналоговьючи сигналами и промежуточными результатами. В этом случае необходимая программа вычислений размещается в узле 17 постоянной памяти блока 9 в виде цифровых кодов команд. Каждая команда соответствует одному шагу при выполнении той или иной операции, и следовательно, для выполнения операции сложения (вычитания) необходимо иметь две команды, а для операции умножения-деления - три.Каждая команда содержит код операции код адреса для входного коммутатора 1,код адреса для выходного коммута91642 25 Формула изобретения 1. Устройство для вычисления алгеб"раических выражений, содержащее входной коммутатор, первая группа сигнальных входов которого подключена к вхотора 4 и код постоянного коэффициен- та. Текущее содержание счетчика 26 команд (адрес команды) поступает в узел 17 постоянной памяти, иэ которого выбирается очередная команда, Продешиф;рированный в дешифраторе 18 код операции записывается в регистр 19 операций,выходные сигналы которогов зависимости от: када операции) управляют работой ключей 10, 11, 13 мультиплесора 8 и блока 7 преобразования в цифровой код. Кроме того, одиг из сигналов регистра 19 операций управляет работой счетчика 26 команд и счетчика 25 времени При выполненк длинной по време ни команды (например, умножение-деле" ние) этот сигнал блокирует изменение содержимого счетчика 26 команд и разрешает работу счетчика 25 времени, с помощью которого задается интервал времени, необходимый для выполнения длинной команды. По окончании этого интервала сигнал со счетчика 25 вре" мени обнуляет регистр 19 операций и при этом снимается блокировка со счетчика 26 команд.Коды адресных частей команды за. писываются соответственно в регистры 20 и 22 входного и выходного коммутаторов и после дешифрации управляют30 работой соответственно входного 1 и выходного 4 коьщутаторов. Код постоянного коэффициента записывается в регистр 24 коэффициента, откуда поступает на второй информационный вход мультиплексора 8. Синхронизация работы всех узлов блока 9 управления осуществляется от синхронизатора 16, который вырабатывает последовательность тактирующих импульсов. Выходном сигналом для синхронизатора яв ляется сигнал генератора 5 импульсов.Предлагаемое устройство позволяет вычислять более сложные алгебраические выражения, в частности выражения, со держащие операции деления, умножения, сложения и вычитания, т. е, обладает более широкими функциональными.возмохностями, причем процесс перехода от одной вычислительной операции к другой 50 при обработке кода входных напряжений может быть автоматическим. 98 10дам устройства, выход" - к сигнальномувходу цифроуправляемого делитеЛя напряжения, а вторая группа сигнальныхвходов " к выходам устройства и к ос"новной группе выходов блока аналоговых запоминающих ячеек, соединенноговходами с выходами выходного коммутатора, подключенного сигнальным входом кпервому входу компаратора, выход которого соединен с.сигнальным входом блока преобразования в цифровой код,причем управляющие входы входного ивыходного коммутаторов и блока преобразования в цифровой код соединены ссоответствующими управляющими выходами блока управления, о т л и ч а ю -щ е е с я тем, что, с целью расширения класса вычисляемых алгебраическихвыражений, в устройство дополнительновведены ключи, операционный усилитель,масштабные резисторы и мультиплексорцифровых кодов, соединенный первыминформационным входом с вьходом блокапреобразования в цифровой код, вторыминформационным входом " с информационным выходгч блока управления, а выходом - с управляющим входом цнфроуправляемого делителя напряжения, подключенного выходом к сигнальным входам двух ключей, выход первого из которых соединен с неинвертирующнм входом операционного усилителя, подключенного инвертирующим входом к выходувторого ключа и через первый масштабный резистор - к выходу третьего клю"ча, соединенного сигнальным входом сдополнительным выходом блока аналоговых запоминающих ячеек, а выход операционного усилителя подключен к первому входу компаратора и через второймасштабный резистор - к инвертирующему входу операционного усилителя, причем второй вход компаратора соединенс шиной нулевого потенциала, а управляющие входы ключей и мультиплексора цифровых кодов подключены к соответствующим управляющим выходам блокауправления,2. Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что блок управления содержит генератор импульсов,синхронизатор, узел постоянной памяти, дешифратор команд, регистр операций, регистр и дешифратор входногокоммутатора, регистр и дешифратор выходного коммутатора, регистр коэффици-.ента, счетчик времени и счетчик командподключенный управляющим входом к выходу регистра операций и управляющемуаказ 7794/ Тираж 748 ВНИИПИ Государственного по делам изобретений 13035, Москва, Ж, РаушПодписноеомитета СССРоткрытийкая наб д Филиал ППП "Патент", г. Ужгород, ул. Проектная,входу счетчика времени, а выходом - к адресному входу узла постоянной памяти, выход которого соединен с входом дешифратора команд, подключенного выходами к информационным входам регист 5 ра коэффициента, регистра выходного коммутатора, регистра входного коммутатора и регистра операций, вход обнуления которого соединен с выходом счетчика времени, причем выход регистра входного коммутатора подключен к входу дешифратора входйого коммутатора, выход регистра выходного коммутато" ра соединен с входом дешифратора выходного коммутатора, а управляющие входы узла постоянной памяти и всех регистров и счетные .входы счетчиков подключены к соответствующим выходам синхронизатора, соединенного входом с выходом генератора импульсов, причем выход регистра коэффициента являетсяинформационным выходом блока управления, а выход регистра операций и дешифраторов входного и выходного коммутаторов - соответствующими управляющими выходамн блока управления. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРУ 674043, кл. 6 06 О 7/16, 1977.2. Авторское свидетельство СССРУ 732899, кл. 6 06 О 7/6, 977.3. Авторское свидетельство СССРВ 674042, кл. С 06 О 7/16, 1976