Устройство для фильтрации симметричных составляющих

(19) (11 1) 4 С 01 К 29/16 АНИЕ ИЗОБРЕТ ельюе точвычислист хоустои игается Билинский етвервторо- в. Это скретиичить арактеьтра,тво СССРф 1982.о СССР4, 1983РАЦИИ СЫЧ остьных сос к электрет быть относит тавляющих. 6 ил,хинке и Фиг ГОСУДАРСТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Институт этельной техники(088.8)видетельс02 Н 7/18детельств02 Н 3/ОДЛЯ ФИЛЬТЛЯЮЩИХ использовано в релейной защите электроустановок от повреждении. Ц изобретения является повышени ности фильтрации симметричных ляющих за счет повышения поме чивости устройства. Цель дост введением в устройство блока го-цифрового преобразования, того 3 и пятого 4 регистров, го 24 и третьего 26 сумматоро позволяет повысить частоту ди эации входных сигналов и увел период амплитудно-частотной х ристики дискретного Фурье-фил Таким образом повышается точн отфильтровывания высокочастот/Х ор ХО Составитель В. 11 лотниковТехред А.Кравчук орректор А. Гяск Редактор В. 1 дн 1 одиисно Заказ ч 820/ 1 роизнод(ненни-.воли 1 ннфическо нр дприятиг, г, Ужгород, ул. 11 роек гндя, л Первый выход Тираж 730 Н 111111 И Государственного коми гетд ССС но делам изобретений и открытий Госкна, Ж-З 5, 1 душскдя ндб л.1 134336Изобретение относится к электроизмерительной технике и может бытьиспользовано также в релейной защитеэлектроустановок от повреждений.г,Цель изобретения - повышение точности фильтрации симметричных составляющих эа счет повышения помехоустойчивости устройства.Па фиг. 1 изображена схема предла 10гаемого устройства; на фиг. 2 - функциональная схема блока аналого-цифрового преобразования (параллельноепреобразование); на фиг. 3 - функциональная схема блока управления (па 15раллельное преобразование); на фиг.4функциональная схема блока аналогоцифрового преобразования (последовательное преобразование); на фиг. 5функциональная схема блока управления20(последовательное преобразование);на фиг. 6 - временные диаграммы работы блока управления (последовательноепреобразование).Устройство для фильтрации симметричных составляющих содержит блок 1аналого-цифрового преобразования,первый выход которого соединен с входом регистра 2, второй выход - свходом регистра 3, третий выход - свходом регистра 4, выход регистра 2 -с первым входом вычитателя 5, выходрегистра 3 - с первыми входами сум,матора . 6 и вычитателя 7, выход регистра 4 - с вторыми входами сумматора 6 и вычитателя 7, выход вычитателя 5 - с входом регистра 8 сдвига и с первым входом вычитателя 9,выход вычитателя 7 - с входом регистра 10 сдвига и с первым входом вычитателя 11. 40Выход вычитателя 9 соединен спервым входом умножителя 12, выходвычитателя 11 - с первым входом умножителя 13, выход блока 14 памятис вторым входом умножителя 12, выход 45блока 15 памяти - с вторым входомумножителя 13. Выход регистра 16соединен с первыми входами умножителей 17 и 18, выход регистра 19 - спервыми входами умножителей 20 и 21.Выход блока 22 памяти соединен свторыми входами умножителей 18 и 20,выход блока 23 памяти - с вторымивходами умножителей 18 и 21. Выходумножителя 17 соединен с первым входом сумматора 24, выход умножителя20 - с первым входом вычитателя 25,выход умножителя 18 - с вторым входом вычитателя 25, выход умножителя 2 221 - с вторым входом сумматора 24, выход сумматора 24 - с первым входом вычитателя 26, выход умножителя 12 - с вторым входом сумматора 27, выход умножителя 13 - с вторым входом вычитателя 26, выход сумматора 27 - с входом регистра 16, выход вычитателя 28 - с входом регистра 17, первый выход блока 28 управления с управляющими входами 2 - 4 регистров, второй выход блока 28 управления - с управляющим входом блока 1 аналого-цифрового преобразования, третий выход - с управляющими входами регистров 8 и 9 сдвига и регистров 16 и 19.Все блоки, кроме блока аналогоцифрового преобразования и блока управления, стандартные.Блок 1 аналого-цифрового преобразования может работать и параллельно и последовательно. Если преобразование осуществляется параллельно, то блок 1 аналого-цифрового преобразования построен по функциональной схеме, пример которой показан на фиг. 2, и содержит первый 29, второй 30 и третий 31 аналого-цифровые преобразователи, управляющие входы которых объединены и являются управляющим входом блока 1 аналого-цифрового преобразования. Преобразование всех трех сигналов в цифровую форму осуществляется одновременно по управляющему сигналу от блока 28 управления. В этом случае блок управления содержит генератор 32 тактовых импульсов и элемент 33 задержки (фиг, 3). Выход генератора 32 тактовых импульсов соединен с входом элемента 33 задержки и является вторым выходом блока 28 управления. Выход элемента 33 задержки соответствует первому и третьему выходам блока 28 управления.Если преобразование осуществляет - ся последовательно, то функциональная схема (фиг.4) блока 1 аналогоцифрового преобразования содержит мультиплексор 34 входа, выход которого соединен с входом блока 35 выборки и хранения, выход которого соединен с входом аналого-цифрового преобразователя 36, выход аналогоцифрового преобразователя 36 - с входом мультиплексора 37 выхода, управляющие входы мультиплексоров 34 н 37 входа и выхода объединены и являются управляющим входом блока 1(3) где Ц(КдЕ) аналог о-цифрового преобразования.Вход мультиплексора 34 входа является входом,а выход мультиплексора 37выхода - выходом блока 1 аналогоцифрового преобразования.По управляющим сигналам от блока28 управления последовательно в цифровую форму преобразуются первый,второй и третий сигналы.В этом случае блок 28 управленияпостроен по функциональной схеме, которая показана на фиг. 5 и содержитгенератор 38 прямоугольных импульсов, выход которого соединен с первым выходом схемы И 39, выход генератора 40 тактовых импульсов является третьим выходом блока 28 управления и соединен с вторыми входамисхемы И 39 КЯ-триггера 41. Выход2 Ссхемы И 39 соединен с входом счетчика 42 и с первым входом схемы И 43,выход счетчика 42 - с первым входомКБ-триггера 41 и первым входом распределителя 44 импульсов, выход Ютриггера 41 - с вторым входом схемыИ 43. Выход схемы И 43 является вторым выходом блока 28 управления исоединен с вторым входом распреде-лителя 44 импульсов, выход которогоявляется первым выходом блока 28 управления.Генераторы 38 и 40 построены потой же схеме, что и генератор 32.Частота генератора 38 прямоугольныхимпульсов й частота генератора 40 351 фтактовых импульсов г 2 , причемГ (генератора 40 в теЬ,2 6 фчение половины периода колебания открывает схему И 40 и устанавливаетКБ-триггер 41 в состояние "1", таким образом обе схемы И 39 и 43 открыты. Счетчик 42 считает три импульса и перебрасывает в состояние"0" КЯ-триггер 41, который эакрывает схему И 43, Таким образом, на второй выход блока 28 управления поступают за один такт работы устройстватри импульса частоты Г В распределителе 44 импульсов (в качестве 50распределителя импульсов использован дешифратор) эти импульсы соответственно распределяются и потомпоступают на первый выход блока 28управления для поочередного стробирования регистров 2 - 4. С третьего выхода блока 28 управления поступают импульсы с частотой 362 аГ, которые синхронизируют работу устройства.Рассмотрим принцип работы устройства для фильтрации симметричных составляющих. Вначале поясним принцип выделения симметричных составляющих в предлагаемом измерителе.Пусть Х 4(С), Х (Т), Х (1) фазные электрические величины, являющиеся смесью гармонического сигнала с некоторой помехой, т.е. Х 4 (С) - Б 4 в 1 п (иС +Мд ) + 84 (С) Х (с) = 0 з 1 п Ы +) + Б (т) (1) Х (Е) = Б з 1 п ЬВ +Ч,) + Я (Е),где 54 (С), Б (Т), Б с (С) - соответствующиепомехи.Обозначим через Б (Т), У 2(С) функции, являющиеся электрическими величинами прямой и обратной последовательности, любая из этих функций является гармоникой с частотой ы и поэтому может быть записана в следующем виде: У, (С) =сг созыв + р. з 1 пыТ, (2) где 1 = 1,2,Коэффициенты гг р можно выразить через коэффициенты Фурье сигналов Х 4(1), Х фг.), Х г(Т), соответствующих частоте о . Если применятьтакой подход и коэффициенты Фурьесигналов Х 4, Х (Т), Х г(Т) заме 6нить оценками, полученными дискретным преобразованием Фурье по выборкам дискретных значений 1 Х (1",),Х/1 Г)3 .ф Х (1 Ф), где 1=К,26 Сл - . С е еположительное число; 1/- частотадискретизации, то для 1 = 1,2 значения У.(КЗТ), где К = 1,2, вычисляются по алгоритму У(КЛС) = Б.к - 1)ЛС) сов г 1 Л 1 + +Б К)де) з 1 п ы г. + тЮ, К)де) згпг 1 д г. -Для фильтра обратной последовательности(5) 50 В вычитателе 10 определяется значение Ук - Ук., в вычитателе 11 значение 2 к - 2 к-, В блоке 14 памяти записано значение , в блоке1ЗИ ф 55115 памяти - значение в в . В умножите 1 зиле 12 умножаются У - У и -- в31 ф 2= -- (Х (КЬ С) - Х, (КЬ Е) ), (6) 1013Как видно из формул (3) и (4), алгоритмы вычисления значений симметричных составляющих ц (Кдй) являются интеративными. Так как при К к И, У, = 0 и 2 , = О, то первые И тактов являются интервалом сходимости данного алгоритма. Поэтому на выходе фильтра значение соответствующей симметричной составляющей появляется с временной задержкой КЛС, которая должна быть выбрана равной целому числу периодов анализируемых гармоник. Чем больше выбрана временная адржка, тем бе всхая помехоустойчивость, а следовательно, и точность устройства.Указанный алгоритм реализуется в устройстве для фильтрации симметричных составляющих следующим образом. Сигналы Х 1(С), Х (С) и Х .(С) пос 30 тупают на входы блока 1 аналого-цифрового преобразователя и преобразуются в цифровой код хь (кьй), х 5(кь с), Х(КЬ Г). По управляющим сигналам от блока 28 управления эти сигналы записываются в регистры 2 - 4. В сумматоре 6 определяется значение Х (КЬС) + Х (Кь), которое далее поступает на вычитатель 5, где вычисляется значение У= 2 Х(КЬ)40 - Х (Кьс) - Х (Кьс) . В вычитателе 7 вычйсляется значение Х (КЛй) - Хс(КЬС). В регистрах 8 и 10 сдвига в первые И тактов записано значение "0" и У = 0 и 2 = О.э к-м К-М45Для осуществления произведения 2 Х(КЛС) выход регистра 2 подключен к входу вычитателя 5 со сдвигом на один двоичный разряд. умножителе 13 - 2, - 2 иК киВ регистрах 16 и 19 в первом такте работы устройства записано значение "0", а при дальнейшей работе под управлением сигналов от БУ 28 записываются значения ц.(Кдг.) и Ц (КЬЕ) .В блоке 22 памяти записано значение соя (и Ь), в блоке 23 памяти - значение ядп (ыь). В умножителе 17 перемножаются значения ц;(КЬГ) и соя (ы ЬС), в умножителе 20 - ц(КЬЕ) и яп (Ы Ьс), в умножителе 18 - Ц (КЬк.) и ядп (Ыь 1), в умножителе 21 - ц (КЬС) и ядп (41 ЬС). В сумматоре 24 суммируются значенияц;(КЬ) соя (й ЬС) и ц (КЬ) ядп (иьин). В вычитателе 25 определяется значение ц,(КЬС) соя (со ЬС) - ц;(КЬС) я 1 п (ы Ь). В вычитателе 26 определяется вспомогательное значение ц,(КЬс) = ц+К)Ь Е) соя (оиру.).ц ( (К) Ь й ) я 1 п ( оЗ Ь 1 ) -- (211 к2 к ). В сумматоре 27 после И тактов работы определяется значение, соответствующее симметричной составляющейц,(КЬЕ)= ц,К)Ь) соя (ЫЬ) -- ц; К)Ьт) ядп (аь ) +1+ Д ( к Ук-н)В предлагаемом устройстве с применением дискретного преобразования фурье с постоянным шагом дискретизации осуществляется селективная фильтрация основной гармоники. Как известно, это позволяет полностью ликвидировать влияние гармоник, частоты которых кратны частоте основной гармоники, а погрешность вносимая другими видами помех и шумов, может быть сведена до произвольно малой величины увеличением времени анализа.Ниже приведено получение основных ооотношений (3), (4) на примере фильтра обратной последовательности.Сигналом обратной последовательности является+ -2 - Бс япЧ,япыЧ Величины аА= БА ядп МА и ЬА11 соя являются коэффициентами фуА Арье сигнала УА(С) на частоте ы .Аналогично для сигналов Б В(С) ис (с) имеем аВ= 1 вЯ 1 п )вф Ь Вас вся.пЬс Ц сояуУравнение (1) можно переписать вследующем виде: ПИ) =-(Ь Ь Ь1 . 1 13 А 2 В 2 с,а в с2 а - а - а +113 (Ь 8Величины а и ,З являются коэффициентами Фурье сигнала обратной последовательности Б(с) на частоте и, как видно по формулам (9), определяются коэффициентами фурье сигналов О (Т), П е(С)1 с (С)Так как сигнал 1(С) выражается через коэффициенты фурье сигналов )1 А(0, Бв(С), Бс(С), то целесообразно пользоваться фурье-фильтром. Для нахождения текущего значения Б (с) воспользуемся интервалом длительности 6 , предшествующим моменту времени С, т.е. интервалом (С - 6,С ). Учитывая свойства амплитудно-частотной характеристики фурье фильтра, длительность 6 следует выбирать равной целому числу 1 периодов Т = = 2 Ты гармоник сигналов 1)А(С), Б (С), Ос (С), т.е. 6 = 1 Т. Тогда, беря за начало отсчета времени момент С, имеем:(12) Текущее значение Б(с) получаемподстановкой в уравнение (12) 7 =сТак как ядп а)6= ядп 2 ) 1 = О,сояы 6= 1, то55 При дискретной обработке сигндлонобрабатываются не аналоговые сигна( 1 6 ) Формулы (14) - (16) задают алгоритм фильтра сигнала обратной последовательности при классической реализации Фурье-фильтра,Для получения каждого очередногозначения П(С ) необходимо спервавычислить значения У и 2 , для чекго требуются 3 операции алгебраического суммирования 2 и операции умножения (20 (К)получаем сдвигом значения Б 1 )сна один разряд влево),и далее по формуле (14) вычислитьзначение Б (Т,), что требует 2 М операций умножения (не засчитывается Згумножение на 1/М, так как если М выбрать равным степени числа 2, оно сводится к сдвигу результата суммирования на соответствующее число разрядов вправо) и 2 М операций алгебраи- нческого суммирования. Следовательно,если через К, и К с обозначить соответственно число операций умножения и суммирования, необходимых дляполучения каждого очередного значе- (Бния 11 (с,), то К)= 2(М+1) Кс =- 2 М+3. 11 реобразуем формулу (14):2 1111(С ) = -(У. соя+М 27121соя -- ) я п - -+ М М- 2+ - 1 (У. ваапМ- РКч М Рассмотрим вспомогательную велиПреобразуем 11 (С ) в следующем 2(112 соя -- ) +ф К-И М13433 62 12чение 0(С ,) вспомогательного дискретного сигнала формула (22),Следовательно, параллельно необходимо вычислять процесс П (с ), для чего также используются значения Б(Т ) и с , ) формула (23) . Величины соз 2 Г(1/И и якп 21/К - константы, заданные параметрами 1 и И. В блок-схеме устройства фурье- фильтр реализуется блоками 16-27.(0+1) /3 раэ меньше времени, чем устройство, 45 реализующее классический алгоритмфурье-фильтра. Таким образом, предлагаемое устройство позволяет в у раз повысить частоту дискретизации входных сигналов и, следовательно, 50 в у раэ увеличить период амплитудно-частотной характеристики дискретного фурье-фильтра. Этим повышается точность фильтрования высокочастотных составляющих присутствующих на входе шумов и помех; враэ увеличивается число обрабатываемых отсчетов и, следовательно, уменьшается погрешность (1 у раз), вносимая низкочастотными составляющими шумов; Из уравнения (13) следует, чтой1 21(, я 1 п - -1 -МК-И И1 а Подставляя формулы (15) и (18)в уравнения(14) и (17), получаем: При замене обозначений в (22) и271(23) -- = (,(,(с и ек= К 4 к к-( - (К) Л й, получим основные выражения (3) и (4) . формулы (15), (16), (22) и (23) задают алгоритм фильтра сигнала обратной последовательности, отличающийся реализацией фурье-фильтра.Как и в классическом случае, сперва следует вычислить значения к и 2 к формулы (15) и (16). В блок-схеме устройства (фиг. 1) это выполняют блоки 1 - 15.Для вычисления каждого очередноГо значения Б (ск) используется предыдущее значение Б (С ) этого диск-(,кретного сигнала и предыдущее знаЬКак видно по формулам (15), (1 Ь), (22) и (23), для получения каждого очередного значения 0 (Ск) требуемые числа операций умножения К и сум(мирования К составляют К = 6 КсУ 1 с9 независимо от числа И используемых отсчетов. Предлагаемое устройство для получения каждого очередного значения сигнала обратной последовательности Б (С) по сравнению с применением классической реализации Фурье-фильтра позволяет вдУ - (И+1) 3 раз сократить требуемое число операций умножения и в у =(2 Н+3)/9 раз сократить число операций суммирования. Так, например, при И = 32, имеему 7,4 а при 1 ч171,3; ус = 57 ь 2Если чеРеэ у и с обозначитьвремена, необходимые для выполненияопераций умножения и суммированиясоответственно, то для получениякаждого очередного значения Б(с )кпредлагаемое устройство требует ввраэ повышается частота появления значений сигнала обратной последовательности на выходе устройства;не требуется записывать в память устройства значения гармоники вгп 2 л 11/И,необходимые при классической реализации Фурье-фильтра. В предлагаемомустройстве для этого используютсялишь две константы: в 1 п 2 й 1/И исов 2 Р 1/М,Формула изобретенияУстройство для фильтрации симметричных составляющих, содержащее первый, второй и третий регистры, управляющие входы которых соединены с первым выходом блока управления, и первый сумматор, о т л и ч а ю щ е ес я тем, что, с целью повышения точности за счет повышения помехоустойчивости, в него дополнительно введены блок аналого-цифрового преобразования, четвертый и пятый регистры, первый, второй, третий, четвертый, пятый и шес.той вычитатели, второй и третий сумматоры, первый, второй, третий и четвертый блоки памяти, первый, второй, третий, четвертый, пятый и шестой умножители, первый и второй регистры сдвига, при этом первый, второй и третий выходы блока аналого-цифрового преобразования соединены соответственно с первыми входами первого, второго и третьего регистров, выход первого регистра соединен с первым входом первого вычитателя, выход второго регистра соединен с первыми входами первого сумматора и второго вычитателя, вторые входы которых соединены с выходомтретьего регистра, выход первогосумматора соединен с вторым входомпервого вычитателя, выход первоговычитателя соединен с первыми входамипервого регистра сдвига и третьеговычитателя, выход второго вычитателясоединен с первыми входами второго регистра сдвига и четвертого вычитателя, выходы первого и второго регистров сдвига соединены соответственно с вторыми входами третьего и г;четвертого вычитателей, выходы третьего и четвертого вычитателей соединены соответственно с первыми входами первого и второго умножителей,выходы первого и второго блоков памяти соединены еоответственно с вторыми входами первого и второго умножителей, выход четвертого регистрасоединен с первыми входами третьегои пятого умножителей, выход пятогорегистра соединен с первыми входамичетвертого и шестого умножителей,выход третьего блока памяти соединенс вторыми входами третьего и четвер- Отого умножителей, выход четвертогоблока памяти соединен с вторыми входами пятого и шестОго умножителей,выход третьего умножителя соединенс первым входом второго сумматора,выход четвертого умножителя соединенс первым входом пятого вычитателя,выход пятого умножителя соединен свторым входом пятого вычитателя, выход шестого умножителя соединен с 30вторым входом второго сумматора вы 3ход второго сумматора соединен с первым входом третьего сумматора, выходпятого вычитателя соединен с первымвходом шестого вычитателя, выходтретьего сумматора соединен с первым 3 Гвходом четвертого регистра, выходшестого вычитателя соединен с первымвходом пятого регистра, выход первого умножителя соединен с вторым входом третьего сумматора, выход второцго умножителя соединен с вторым вхо-дом шестого вычитателя, второй выходблока управления соединен с управляющим входом блока аналого-цифровогопреобразования, третий его выход соединен с вторыми входами первого ивторого регистров сдвига и четвертого и пятого регистров.