Преобразователь параллельного кода в последовательный

(504 Н 03 М йЬййЛР 01 ф ПИСАНИЕ ИЗОБртщщ ДЕТЕЛЬСТВУ АВТОРСКОМУ ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССР У 898419, кл. Н 03 М 9/00, 1980.Блок выдачи последовательного кода М 200/Т 1 Г 01.(54) ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО КОДА В ПОСЛЕДОВАТЕЛЬНЫЙ(57.) Изобретение относится к вычислительной технике и автоматике и может быть использовано в цифровых системах передачи данных. Цель - расширение функционаЛьных воэможностей преобразователя за счет преобразования последовательного кода в параллельный и упрощение его перестройки. Преобразователь содержит узел памяти информации, узел коитроля по модулю два, индикатор, счетчикадреса, формирователь сигнала пуска,блок ключей управления, формирователь сигнала сброса, регистр сдвига,интерфейс вывода последовательногокода, интерфейс ввода параллельногокода, генератор, ключ, делитель частоты, коммутатор тактовых частот итриггер. Благодаря введению интерфейса ввода последовательного кода,интерфейса вывода параллельного кода,блока переключателей, блока ключей,коммутатора импульсов, распределителя импульсов, дешифратора управляющих сигналов, распределителя тактов,счетчика шага операции, счетЧика циклов, переключателя, счетчика шагасеанса и узлов памяти Йода обеспечиваются универсализация преобразователя и упрощение его перестройки содного режима на другой, 5 ил.1339896 ейймиьного яода Прием параллельного лада быаа, Рнрорнация ГТ-Тбыход) М-К(йод) Приен аосфеообапельного нод Зача параллельного код вариация Т(жход) ВП.К(бх ца ларамевьно-ахпаобаяея ного нооа ен лараллеюнога юоа вариация ллельнаго аиб. Рыб оставитель О, Ре ехред И.Ходанич кии Корректор В Бутяг едактор О. Юрков ое аз 4351/56 Т ВНИИПИ Государствен по делам изобрет 113035, Москва, Ж1 123Изобретение относится к вычислительной технике и автоматике и можетбыть использовано вцифроных системахпередачи данных,Цель изобретения - расширениеФункциональных возможностей преобразователя за счет преобразования последовательного кода н параллельныйи упрощение перестройки преобразо вателя.На Фиг. 1 приведена функциональнаясхема преобразователя параллельногокода в последовательный; на Фиг. 2временные диаграммы работы коммутатора импульсов в различных режимах;на Фиг. 3 - микропрограммы и временные диаграммы работы для операцийвьдачи и приема первого и второго. узлов памяти кода, на Фиг. 4 - микропрограммы и диаграммы работыдля четырех видов сеансов третьегоузла памяти кода; на фиг. 5 - временные диаграммы сигналов преобразователя для этих четырех видов сеансов.Преобразователь параллельного кодан последовательный содержит узел 1памяти информации, узел 2 контроляпо модулю два, индикатор 3, счетчик4 адреса, формирователь 5 сигналапуска, блок 6 ключей управления,формирователь 7 сигнала сброса, регистр 8 сдвига, интерфейс 9 выводапоследовательного кода., интерфейс 10ввода параллельного кода, .генератор11, интерфейс 12 ввода последовательного кода, интерфейс 13 выводапараллельного кода, блок 14 переключателей, блок 15 ключей, коммутатор16 импульсов, распределитель 17 импульсов, дешифртор 18 управляющихсигналов, первый узел 19 памятикода, второй узел 20 памяти кода,счетчик 21 шага операции, счетчик 22циклов, переключатель 23, третийузел 24 памяти кода, счетчик 25шага сеансов, распределитель 2 б такта, триггер 27, коммутатор 28 тактовых частот, делитель 29 частоты,ключ 30, первые и второй информационные входы 31 и 32, первый и второйуправляющие входы 33 и 34, вход35 "Пуск", первый и вторые выходы36 и 37.Узел 1 памяти информации являетсяоперативным запоминающим устройством (ОЗУ). На его первые входы подается информация при ручной записи (с клавиатуры), вторые входы -989 б Г 10 15 20 25 ЗО 35 40 50 55 адресные, третий вход и первый выходконтрольные, через них формируются,запоминаются и проверяются контрольные разряды узлом 2 контроля. Четвертые входы узла 1 предназначеныдля ввода информации через блок 15ключей, пятый вход - управляющий:по сигналу на этом входе производится запись информации в узел 1 приее наличии на четвертых входах ичтение из узла 1 через вторые выходы,если на четвертых входах информациинет,Индикатор 3 позволяет визуальноконтролировать информацию словадвойной длины, при этом одно словоподается из регистра 8 сдвига, другоеслово - из уЗла 1 памяти информации.Счетчик 4 адреса - последовательный двоичный счетчик, первые еговходы - входы ручной установки необходимого адреса, второй и третийвходы - входы сброса в исходноесостояние, четвертый вход - счетныйна выходы поступает параллельныйдвоичный код, осуществляющий в процессе счета последовательный переборвсех адресов памяти для узла 1 папяти информации.Формирователь 5 сигнала пускаформирует по нторому выходу потенциальный сигнал разрешения работыпреобразователя по сигналу пуска сблока 6 по первому входу или повнешнему сигналу с второго входа(нход 35 "Пуск"), По третьему входупоступает сигнал возврата, снимающийсигнал разрешения работы преобразователя после снятия сигнала пуска.По первому выходу выдается сигналблокирования блока 6 после пускапреобразователя . Блок 6 ключей управления позволяет сигналом по первому выходу производить пуск преобразователя, сигналами по вторым выходам - ручной набор слова информации и запись его в узел.1 памяти,сигналами по третьим выходам - ручную установку любого кода адресаи запись его в счетчик 4 адреса, Всеэти операции блокируются при появлении сигнала разрешения работы напервом входе блока 6.Формирователь 7 сигнала сбросаформирует на выходе импульсы сбросаиз фронта сигнала разрешения работысо своего первого входа или из фронта сигнала возврата с второго входа.1339896 Регистр 8 сдвига служит буферньрегистром памяти и преобразователем . последовательного кода в параллельный, а параллельного кода в последовательный. С его помощью производится 5 упаковка и распаковка слов параллельного кода с разрядностью, меньшей длины регистра. Первый вход - вход тактовых импульсов сдвига, первый выход - выход последовательного кода, 0 вторые входы и выходы служат для параллельного ввода и вывода информации, третий вход - вход записи последовательного кода, четвертый вход- вход параллельного сброса регистра 8, 15Интерфейс 9 вывода последователь- ного кода по синхроимпульсам, поступающим на первый вход, преобразует уровни и форму сигнала последовательного кода с второго входа к виду, необходимому для выдачи на первый выход (выход 36), третий вход - вход управления интерфейсом 9, второй выход - выход реакции интерфейса 9.25Интерфейс 10 ввода параллельного кода преобразует уровни входного параллельного кода со своих первых входов (входы 31) к уровням, принятым в преобразователе по первым выходам, второй вход служит для внешнего уп 30 равления, второй выход - выход реакции интерфейса 10, третьи входы - входы управления интерфейсом 10.Генератор 11 вырабатывает на выходе основную, самую высокую, такто вую частоту для работы устройства, сигнал на входе запирает или отпираетгенератор 11.Интерфейс 12 ввода последовательного кода преобразует уровни и вид входного последовательного кода со своего второго входа (вход 32) к уров. ням и виду, принятым в преобразователе по третьему выходу, первый выход - выход синхроимпульсов, второй45 выход - выход реакции интерфейса 12, первые входы - входы управления интерфейсом 12.Интерфейс 13 вывода параллельного кода преобразует уровни параллельного50 кода с первых входов к уровням и виду, необходимым для выдачи на вторые выходы (выходы 37), второй вход- вход управления интерфейсом 13, первый выход - выход реакции интерфей 55 са 13.Блок 14 переключателей подключает к своим выходам первые или вторые входы по сигналам на третьем ичетвертом (управляющих) входах соответственно.В блоке 15 ключей первые входыподключаются к выходам по сигналу навтором входе,Коммутатор 16 импульсов в зависимости от сигнала на управляющих(первом и вторых) входах переключаетимпульсы с третьих входов на различные выходы для обеспечения записиили чтения информации. С второговыхода снимается сигнал сброса регистра 8, с шестого - сигнал чтенияпамяти в регистр 8, с седьмого -сигнал записи в регистр 8 с интерфейса 10, с пятого - сигнал записипамяти с регистра 8, с третьего -сигнал выборки памяти, с четвертогосигнал перевода счетчика 4 адреса,с первого - сигнал квитанции об окончании работы памяти (фиг. 2),Распределитель 17 импульсов представляет собой цепочку одновибраторов и по фронту импульса на входе выдает на выходы несколько сдвинутых во времени импульсов.Дешифратор 18 управляющих сигналов по сигналам на входах выдает выходные сигналы: по первому выходу - сигнал "Запись", по вторым выходам - сигналы выбора частоты и синхроимпульсов, по третьему выходу - сигнал вызова операции, по четвертому выходу - сигнал останова генератора.11,по пятым выходам - сигналы выбораинтерфейса, по шестому выходу - сигнал возврата сеанса, по седьмому выходу - сигнал работы с памятьюинформации узла 1 (фиг, 3 и 4). Первый узел 19 памяти кода представляет собой постоянное запоминающее устройство (ПЗУ) с микропрограммой операции выцачи. На первые входы поступает двоичный код шага операции - адрес соответствующего слова памяти, второй вход - вход разрешения работы памяти, первый выход - выход сигнала возврата операции, вторые выходы- выходы слова памяти, формирующего управляющиесигналы,Второй узел 20 памяти кода - аналогичное ПЗУ с микропрограммой операции приема, с аналогичными функциями входов и выходов (фиг, 4),Счетчик 21 шага операции - последовательный двоичный счетчик, его пер вый вход - счетный вход тактов, второй и третий входы -. входы сбросав исходное состояние, с выхода счетчика 21 поступает последовательноизменяющийся параллельный двоичныйкод.Счетчик 22 циклов - последова -тельный двоичный счетчик, его второйвход - счетный, первый и третий входы - входы сброса в исходное состояние, выходы - выходы сигналов достижения заданного состояния, т.е.отсчета заданного числа,Переключатель 23 - коммутатор, взависимости от сигнала на управляющем втором входе подключающий квыходу один из своих первых входов,Третий узел 24 памяти кода представляет собой ПЗУ с микропрограммойсеанса. На его входы поступает :двоичный код шага сеанса - адрес соответствующего слова памяти, первыйвыход - выход возврата вторые выходы - выходы слова памяти, формирующего управляющие сигналы (Фиг. 5).Счетчик 25 шага сеанса - после-довательный двоичный счетчик, егопервый вход - счетный вход тактов,второй и третий входы - вхоцы сбросав исходное и заданное состояние соответственно, с выходов счетчика. 25поступает последовательно изменяющийся параллельныи двоичный код.,Распределитель 2 б тактов в зависимости от сигнала на управляющемчетвертом входе передает тактовыеимпульсы на первый или второй выходс входов, соединенных по схеме ИЛИ,На первый вход поступает сигнал квитанции памяти, на второй - сигналыреакции интерфейсов 9, 10, 12 и 13,на третий - внутренняя тактовая частота преобразователя,Триггер 27 вьщает на выход одинуровень после установки в исходноесостояние сигналами сброса по первому и второму входам, и другой послепереключения сигналом вызова операции по третьему входу.Коммутатор 28 тактовых частот посигналам выбора частоты и выдачи синхроимпульсов на управляющих вторыхвходах подключает к первому выходу(выходу синхроимпульсов) и к второмувыходу (выходу тактовой частоты) сигналы заданных частот с первых входов.При отсутствии сигналов выбора частоты на выход поступает основная частота.З 0 выбор вида и значения тактовой часто 5 10 15 20 25 35 40 45 50 55 Делитель 29 частоты делит поступающую на его вход основную частотуи вьщает на выходы несколько тактовыхчастот с разными коэффициентами деления,Ключ 30 пропускает на выход входные сигналы только при наличии сигнала на третьем управляющем входе, первый и второй входы соединены по схеме ИЛИ, На егс первый вход поступаетвнутренняя основная частота генератора 11, на второй вход - внешняячастота с интерфейса 12 ввода последовательного кода,Преобразователь работает следующим образом.После поступления команды пускаФормирователь 5 вьщает сигнал разрешения работы, по которому ключ 30начинает пропускать сигнал основнОйчастоты, а формирователь 7 выдаетимпульс сброса, устанавливающий всесчетчики в исходное состояние, Приэтом дешифратор 18 управляющих сигналов вьщает управляющие сигналы дляпервого шага сеанса. Затем в зависимости от микропрограмм, записанных вузлах 24, 19 и 20 памяти, происходит ты, выбор интерфейса числом шаговсеанса формируются выдержки времени,на определенных шагах сеанса тактовыеимпульсы с помощью триггера 27 переключаются на счетчик 21 шага операции и производится прием или выдачаинформации, При этом по сигналу работы с памятью информации распределитель 17 импульсов и переключатель16 импульсов вырабатывают сигналы,обеспечивающие запись или чтениеслова информации для узла 1 памятиинформации. При поступлении на интерФейсы соответствующих кодов выбораони вьщают и принимают служебные сигналы обмена информацией, Микропро.раммы в узлах 19 и 20 памяти кончаются сигналом возврата операции,сбрасывающим счетчик 21 шага опера"ции. Число таких операций приема иливыдачи считается счетчиком 22 циклов,и при прохождении заданного числаслов сигналом со счетчика 22 триггер27 сбрасывается сеанс продолжается.Так как число операций при приеме ивыдаче может быть разным, моментсброса для счетчика 22 циклов переключается переключателем 23. По окончании сеанса по сигналу возвратаФормула изобретения Преобразователь параллельного кода в последовательный, содержащий интерфейс ввода параллельного кода, первые и второй входы которогс являются соответственно первыми информа- ционными и первым управляющим входа 55 7 13398сеанса сбрасываются все счетчики, исеанс повторяется. При снятии сигнала пуска сеанс доводится до конца,затем по сигналу возврата формирователь снимает сигнал разрешения рабо 5ты, и преобразователь останавливается.При работе преобразователя в качестве имитатора сеансов информациязаписывается вручную с помощью блока 6 в узел 1 памяти информации, исчетчик 25 шага сеансов возвращаетсяв заданное состояние, пропуская операцию приема, При работе преобразователя в качестве контрольного приемника информации аналогично пропускается операция выдачи, информацияконтролируется после останова пре.образователя на индикаторе 3 с помощью блока 6 ключей управления. 20Таким образом, преобразование осуществляется в обе стороны.При изменении видов кодов и алгоритмов обмена изменяется только содержимое памяти узлов 19, 20 и 24 25памяти, небольшие переключения могутпроизводиться в интерфейсах, Благодаря использованию свойства цикличности операций объем памяти незначителен, память легко программируется, 30коррекции операций независимы другот друга, В преобразователе могутиметься сразу несколько вариантовопераций и сеансов, необходимое сочетание может выбираться простым переключением. Благодаря централизациифункций управления интерфейсы значительно упрощаются,Применение предлагаемого преобразователя позволяет избежать разработки многочисленных специализированных преобразователей, получитьбольшую экономию средств и временипри возникновении новых требованийк обмену информацией, при стыковке 45разных цифровых устройств в систему.Возможность работы в режиме контроляи имитации облегчает проверку и наладку устройств системы и связеймежду ними. 50 96 8 ми преобразователя, генератор, выходкоторого соединен с первым входом ключа, выход которого соединен с входом делителя частоты, триггер, блок ключей управления, первый выход которого соединен с первым входом формирователя сигнала пуска, второй вход которого является входом Пуск" преобразователя, первый и второй выходы формирователя сигнала пуска подключены соответственно к входу блока ключей управления и первому входуформирователя сигнала сброса, вторыеи третьи выходы блока ключей управления подключены к первым входам соответственно узла памяти информации и счетчика адреса, выходы которого соединены с вторыми входами узла памяти информации, первый и вторые выходы которого подключены соответственно к входу узла контроля по модулю два и к первым входам индикатора, коммутатор тактовых частот, первый выход которого подключен к первым входам регистра сдвига и интерфейса вывода последовательного кода, выход формирователя сигнала сброса соединен с вторым входом счетчика адреса, выход узла контроля по модулю два подключен к третьему входу узла памяти информации, первыйвыходрегистра сдвига соединен с вторым входом интерфейса вывода последовательногс кода, первый выход которогоявляется первым выходом преобразователя, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей преобразователя за счет преобразования последовательного кода в параллельный и упрощения перестройки преобразователя, в него введены интерфейс ввода последовательного кода, интерфейс вывода параллельногс кода, первый - третийузлы памяти кода, счетчик шага операции, счетчик циклов, счетчик шага сеанса, переключатель, распределитель тактов, дешифратор управляющих сигналов, распределитель импульсов,коммутатор импульсов, блок ключей и блок переключателей, первые входы которого подключены к вторым выходам узла памяти информации, первые выходы чнтерфейса ввода параллельного кода соединены с вторыми входами блока переключателей, выходы которого подключены к вторым входам регистра сдвига, вторые выходы которого подключены к вторым входам индикато 9 133989 б10 15 20 ра, первым входам интерфейса вывоцапараллельного кода и первым входамблока ключей, выходы которого соецинены с четвертыми входами узла памяти информации, второй вход ключа подключен к второму выходу Формирователя сигнала пуска, первый выход интерфейса ввода последовательного кода соединен с третьим входом ключа, выходы делителя частоты подключены кпервым входам коммутатора тактовыхчастот, второй выход которого соединен с первым входом распределителятактов, вторые выходы интерфейсовввода и вывода последовательного кода и интерфейса ввода параллельногокода и первый выход интерфейса выводепараллельного кода объединены и подключены к второму входу распределителя тактов ., первый и второй выходыкоторого подключены к первым входамсоответственно счетчика шага сеанса и счетчика шага операциивыходыкоторых соединены соответственно спервыми входами третьего узла памяти кода и с первыми входами первого ивторого узлов памяти кода, вторыевходы счетчика шага операции и счетчика шага сеанса и первые входы счетчика циклов и триггера объединены иподключены к выходу Формирователясигнала сброса, первые выходы первого и второго узлов памяти кода объединены и подключены к третьему входу счетчика шага операции и второму входу счетчика циклов, выходы которого соединены с первыми входами переключателя, выход которого подключен квторому входу триггера и третьим входам счетчика циклов и счетчика адреса, первый выход третьего узла памяти кода соединен с третьим входом счетчика шага сеанса, вторые выходы первого - третьего узлов памяти коца подключены соответственно к первым, вторым и третьим входам дешифратора управляющих сигналов, первыи выкод которого подключен к вторым входам первого и второго узлов памятикода и переключателя и к первому входу коммутатора импульсов, первый выход которого соединен с третьим входом распределителя тактов, вторыевыходы дешифратора управляющих сигналов соединены с вторыми входамикоммутатора тактовых частот, третийвыход дешифратора управляющих сигналов подключен к третьему входу триггера, выход которого соединен с четвертым входом распределителя тактов,четвертый выход дешифратора управляющих сигналов соединен с входом генератора, пятые выходы дешифраторауправляющих сигналов подключены квторым входам интерфейса вывода параллельного кода и коммутатора импульсов, к третьим входам интерфейса ввода параллельного кода и интерФейса вывода последовательного кода ик первым входам интерфейса ввода чоследовательного кода, третий выход которого соединен с третьим входомрегистра сдвига, шестой выход дешифратора управляющих сигналов подключен к третьему входу формирователясигнала пуска и второму входу Формирователя сигнала сброса, седьмой выход дешифратора управляющих сигналов соединен с входом распределителя импульсов, выходы которого подключенык третьим входам коммутатора импульсов, второй - седьмой выходы которого подключены соответственно к четвертому входу регистра сдвига пятому входу узла памяти информации,четвертому входу счетчика адреса,второму входу блока ключей, к третьему и четвертому входам блока переключателей, второй вход интерфейса ввода последовательного кода являетсявторым информационным входом преобразователя, третий вход и выход интерФейса вывода параллельного коца являются соответственно вторым управляющим входом и вторым выходом преобразователя,1339896 Фиг. 1 нутатаро дильд коппугпотора игтульсооад интерфейса Ю- Ювись ноиаЬЙтсльно.оФщмельного л осе кой цняерухиса ис Й лодод стен ю дсел лод юнмершеиса т сод интврреМа и 0 Жегеь нороллсльносо,юлись лхгеоооотесьмоьокйф коа оаюод ютюутотора Выло/ ноютутотораиюпильгод иищюсоФ1339896 Прог раина вдадЯоРа 000000 щцРРащдРаО 0010011100П(ООО 1 лрограгта00 О 00001110001 О дыхоР 7 С 2Прием параллельногоиаа Програгюа,010100 г.01 0100О 01100101 01Ж Лаием ооспедааателонаиаЖАЛ прцею аараллаэно- юлаРо- дюйцг оотельноео кода аолелаю оллеюьно-аосюеоофоЯ фарами 100000 01(аоа О 1 10 ОООО О О 01 дд О 01 О ООООО Ррафагюа Р 1 О 10 1(1000 1100 О 1(ОО 111000 111000 0(100 раР,йу/юР 11 д 00100 О 101100 ОО(ООО па 10 Вь 3 ача ааслеообательнай1339896 фаод дмхооде Проерата аааоаоо 1 О 1 О 1 оо о 1 ООООО ааао 11 о оаоаооУ прием лг пооледоо Етй ЯЖю м мЮ вюельделамаЬЬЖ Фбй про ероюча 10001 ЮО 0010000 РР 1 Оооо РО 1 оооо аааа 1 ао оа 1 оооо ооа 1 аао аооюао аоо 1 ооо ооо 1 оао оооаоо 1 Прярамм 100011 Оо 1 ооаоо РО 1 О 11 О ооою ооо ооофооо аоот ооо 0000001 лямма- ЖАгига 1 ююео лока йаувнна ООООО 1 О 10 Р 0110 ОРООООО ОРОО 11 О РООООО 1 6поием оаооллетков-Ва 3 аца арввелоио-аослеоооопиюьиоеоаОа Рм лОЮАЬЙлюэюФ 43 иа лрамвеюоео лаю