Устройство для встроенного тестового контроля

,БО 324 5.1.)4 С 06 Р И НОМИТЕТ СССРТЕНИЙ И ОТКРЫТИЙ ОСУДАРСТВЕНН О ДЕЛАМ ИЗО ПИСАНИЕ ИЗОБРЕТЕНИ(21 (22 (46 6 Горяшко,ин, Р.Р.Га ельство СССР 11/26, 1976. ьство СССР 11/26, 1984. СТРОЕННОГО ТЕ ОРСНОМУ СВИДЕТЕЛЬСТВ(57) Изобретение относится к техникевстроенного автоматизированного контроля и может быть использовано дляконтроля различных цифровых блоков.Цель изобретения - расширение функциональных возможностей за счет возможности работы в анализаторных режимах и в режимах генератора инкрементируемых последовательных состояний,а также обеспечения возможности работы с изменением. разрядности и длительности псевдослучайной последовательности состояний, Устройство содержит шифратор управляющих сигналов,три сумматора, два мультиплексера,три коммутатора, шифратор. Устройствоможет выполнять функции генератора, (генератор псевдослучайных кодов, генератор инкрементируемых последователь-ностных состояний, генератор декрементируемых последовательностных состояний), счетчика (числа переходов, афчисла переходов со сравнением полученного значения с эталонным), стима- Щ а с контролем, сигнатурноатора. 1 ил.,4 табл.1324029и 60 шифратора управляющих сигналов,т- инверсные выходы 61 и 62 мультиплексора - выходы признака результата ивыход признака ошибки устройства соответственно, выходы 63 параллельнойподачи слова, группу входов 64 задания режима работы, выходы 65 признаканачала работы устройства (НУ), входа пуска, вход 67 синхронизации, пер 10 вый (КТ) и второй (ВХ) входы 68 и 69задания режима работы соответственнои и выход 70 признака устройства (ПС).Устройство для встроенного тестового контроля реализуется в виде БИС15 и предназначено для применения всоставе устройств вычислительнойтехники и цифровой автоматики в качестве ядра при построении схемф встроенной самодиагностики различноу 20 го типа, ПЗУ, а также схем произвольной логики.В зависимости от включения устройства для встроенного тестового контроля может выполнять функции либо гея 25 нератора тестовых воздействий, либоанализатора реакций тестируемогоф- функционального узла на задаваемыетестовые воздействия, Устройствовосьмизарядное и допускает наращива 0 30 ние до необходимого количества разФ) рядов.:Режим работы устройства задаетсяв соответствии с табл, 1 на команднойгруппе входов Х 8-Х 12, поступающихна шифраторы 2 и 14,Из об ретен ие относится к техникевстроенного автоматизированного конроля и может быть использовано дляконтроля различных цифровых блоковв качестве генераторов теста и анализаторов.Цель изобретения - расширение области применения устройства путемобеспечения возможности работы в анлизаторных режимах генератора инкрементируемых последовательных состояний, а также обеспечения возможностработы с изменением разрядности идлительности псевдослучайной последовательности состояний,На чертеже приведена схема устройства,Устройство содержит элемент 1 задержки, выполненный на счетчике, ширатор 2 управляющих сигналов, группвыходоЪ З,шифратора управляющих сигналов, группу управляющих входов 4мультиплексора 5, выход 6 которогосоединен с входом сумматора , сумматоры 8 и 9 модулю два, группу прмых разрядных выходов 10 регистра11, элемент И-НЕ 12, триггер 43, ширатор 14, коммутаторы 15 и 16, группу элементов НЕ 47, блок 18 сравнения, коммутатор 19, мультиплексор 2элементы И-НЕ 21-23, триггеры 24-26формирователь 27 импульса, элементНЕ 28, информационный вход 29 последовательной подачи слова, информационные группы входов 30 и 31 коммутатора, группа информационных входов32 коммутатора, выход 33 шифратора,управляющих сигналов, группу инверсных разрядных выходов регистра 11,выход 35 младшего инверсного разряда регистра соединен с входом сумматора 8, группы информационных входов36-38 коммутатора, группу выходов 39коммутатора, группу информационныхвходов 40 сумматора, группы входов41 и 42 блока сравнения, информационный вход 43 мультиплексора, вход 44шифратора управляющих сигналов, выходы 45 и 46 шифратора управляющихсигналов, инверсный вход 47 сбросасумматора, группу выходов 48 шифратора управляющих сигналов, выходы 49и 50 шифратора управляющих сигналов,информационные входы 51-53 коммутатора, выход 54 переноса сумматора,управляющий вход 55 мультиплексора,выход 56 шифратора управляющих сигналов, инверсные входы 57 и 58 шифратора управляющих сигнапов, входы 59 Устройство работает следующимобразом,Включение и подготовка к работеустройства начинаются для всех режимов работы одинаково - подачей сигнала "Пуск".Асинхронно поступающий сигнал"Пуск" приходит на инвертирующие П иК входы триггера 13, снимает удержание его в нуле, и триггер 13 по очередному импульсу ТИ устанавливаетсяв "1", которая разрешает прохождениеимпульсов ТИ через элементы И-НЕ 12и 23, формирует отрицательный фронтимпульса на выходе НУ устройства, атакже снимает удержание с литани 1 задержки, Через 8 тактов линия 1 задержки формирует на выходе потенциал"1", который запрещает прохождениеимпульсов ТИ через элемент И-НЕ 23 иформирует положительный фронт импульса на выходе НУ устройства. Этот импульс поступает на элемент И-НЕ 22, 132403который формирует на входе 60(Хб) шифратора 2 потенциал "1", устанавливающий все узлы устройства в исходное состояние сигналами управления, формирующимися в шифраторе 2, в соответствии с уравнениями работы выходов.33 = Хб Х 7 Х 8 ЧХ 6 Х 7 Х 9 ЧХ 6 Х 7 Х 10Х 11 Х 12 ЧХ 6 Х 7 Х 10 Х 11 Х 1248 младший = Х 1 Хб Х 8 Х 9 ЧХ 5 Хб Х 8 1 ОХ 9 Х 1048 старший = Х 8 Х 9 ЧХ 5 Хб Х 8 Х 9Х 10 Х 1146 = Х 1Х 8 ЧХ 1 Х 9 ЧХ 5 Х 8 Х 9 Х 10 ЧХ 5Х 8 Х 9 Х 11 ЧХ 5 Х 8 Х 9 Х 12 ЧХ 6" Х 8 ЧХбф 15кХ 9 ЧХ 6 Х 10 ЧХ 6 Х 11 ЧХбфХ 123 младший = Х 1Хб Х 8;Х 9 ЧХ 1 Х 8Х 9 ЧХ 6 Х 8 Х 9 ЧХ 5 Х 8 Х 9 Х 11 ЧХ 5 Х 8""Х 9 Х 10 Х 11. Х 12 ЧХ 6 Х 8 Х 9 Х 11 Х 12"3056 = Хб Х 8 Х 9 Х 10 Х 11 Х 12 Х 749 = Х 1 Х 2 Х 5 Хб Х 8,Х 9 Х 10.Х 11Х 1 Х 5 Хб;Х 8 Х 9 Х 10.Х 11 ЧХ 1" Х 2 Х 5Хб Х 8 Х 9 Х 11 Х 1250 = Х 1 Х 5 Хб Х 8 Х 9 Х 10 Х 11 ЧХ 1" 35Х 5 Хб Х 8 Х 9 Х 10 Х 11 ЧХ 1 Х 5 Х 6 Х 8Х 9 Х 11 Х 12где - конъюкция;Ч - дизъюнкцияПосле окончания импульса НУ очередной импульс ТИ устанавливает триггер 24 в "1" и на входе 60 шифратора 2 устанавливается потенциал "0", который в соответствии с уравнениями и заданной командой переводит устрой ство в рабочий режим, Если устройство работает в одном из режимов генератора тестовых воздействий выходы коммутатора 19 переводятся из отключенного состояния в активное выходом 33 шифратора 2 в соответствии с уравнением его работы.Установка сигнала "Пуск" й "1" приводит к немедленному останову ра-. боты устройства и переводу выхода коммутатора 19 в отключенное состояние,Мультиплексор 5 при комбинации 00 на управляющих входах 4 коммутирует 29 4на вход 6 сумматора 7 выход элементаНЕ 28, при комбинации 01 - инверсныйвыход сумматора 9 по модулю 2, прйкомбинации 1 О - выход сумматора8 по модулю 2, при комбинации 112потенциал "0".Мультиплексор 20 при "0" на управляющем входе 55 коммутирует выход 54переноса сумматора 7 на выход 62 суммы устройства и выход равенства блока 18 сравнения на выход 61 равенства устройства, а при "1" на входе55 коммутирует выход триггера 25 неисправности на выход 62 суммы устройства и выход триггера 26 исправностина выход 61 устройства,Коммутатор при комбинации 00 науправляющей группе входов коммутирует на группу входов 39 сумматора 7инверсную информацию с группы входов38, при комбинации 01 - инверснуюгруппу выходов 34 регистра 11 прикомбинации 10 - третью группу входов 37, при комбинации 11 - первуюгруппу входов 32.Коммутатор 16 при "0" на управляющем.входе коммутирует на вход 42блока 18 сравнения инверсную информацию с выходов шифратора 1.4, при "1"на управляющем входе - инверсное значение входов-выходов данных устройст-,ва.1. Режим генератора псЕвдослучай-,ных кодов. На входы Вх, В подается"0", значение сигналов на входах ПСи КТ безразлично.Во время импульса НУ на вход 6 сум.матора 7 поступает "1" и на вход 47сумматора 7 также проходит "1", которая обнуляет оба слагаемых сумматора 7, тем самым на регистр 11 записывается код 01 . В такте,.следуютщем за окончанием сигнала НУ, на входы-выходы устройства коммутатор 19коммутирует код 01 , а также на управляющих входах мультиплексора 4формируется код 01 , т.е. на вход 6сумматорапоступает выход сумматора 9 по модулю 2, на который заведены 3, 4, 5, 7 разряды регистра 11,одновременно на управляющей группевходов коммутатора 15 формируетсякод 01, т.е, на группы 39 и 40 входов сумматора 7 поступает содержимоерегистра 11, в результате чего на регистре 11 по каждому импульсу ТИосуществляется сдвиг на один разрядвлево, а в младший разряд заноситсясвертка по твой 2 З-го, 4-го, 5-го, 5 13240 7-го разрядов, Таким образом реализуется 8-разрядный генератор псевдослучайной последовательности,Длина псевдослучайной последовательности задается двоичными кодами на входах Х 10, Х 11, Х 12 в соответствии с табл, 2.На блоке 18 сравнения постоянносравниваются текущее значение ретист Ора 11 и конечное состояние устройства, заданное входами устройства Х 10,Х 11, Х 12. При совпадении этих состояний на вход 44 блока 2 сравнения поступает сигнал "1" и регистр 11 устанавливается по следующему ТИ в состояние 01 , т.е, возвращается в начальное состояние,При необходимости формирования количества состояний генератора псевдослучайной последовательности большего, чем это позволяет одно устройство, можно использовать несколькосинхронно работающих таких устройств,при этом все устройства должны иметь 25отличные друг от друга значения входов Х 10, Х 11, Х 12,Максимальное количество состоянийтакого составного генератора псевдослучайных кодов из восьми устройств 30определяется как произведение Б; (см,табл. 2).П Б,.:ь 35Например,для двух устройств, в одном иэ которых количество состоянийравно Б , а в другом Б, общее количество состояний 254255 = 64770,11. В режиме генератора инкрементируемых последовательных состоянийгенерируется последовательностныесостояния от 00 до значения выхо 16дов шифратора 14, определяемого кодомна входах Х 10, Х 11, Х 12, в соответствии с табл, 3,Состояние входов Вх и Вх равно"0"Первым импульсом ТИ после сигналаНУ регистр 11 устанавливается в состоя н ие 00 р к аждым следующим импульсом ТИ на регистре 11 записывается старое его состояние плюс одиндо значения, совпадающего с выходамишифратора. 14. Следующим импульсом ТИв регистр 11 записывается код 00,Количество состояний генератораинкрементируемых последовательныхсостояний может быть увеличено до 296бавлением соответствующего количестваописываемых устройств в аналогичномрежиме. Используемые в этом режиме входы КТ и ПС могут иметь любое зна-чение.111. Генератор декрементируемых последовательностных состояний предусматривает в этом режиме включение и функционирование устройства в данном режиме аналогично предыдущему за исключением состояния выходов второго блока 14 управления (табл.4) и потенциала, задаваемого на входе "Вх", который должен быть равным "1".В этом режиме вычитание осуществляется подачей на вход 39 сумматора7 кода ГГ,Данный режим предназначен для проверки правильности хранения информации в постоянном запоминающем устройстве.При совместном использовании нескольких устройств, работающих вданном режиме. Х 12 =для старшегоустройства, для остальных Х 12 = О,что обеспечивает перенос суммы и вы"ход равенства иэ младших устройств,После подготовки к работе устройство осуществляет суммирование поступающей в каждом такте на информационные входы-выходы 00-И информации, накапливая сумму в регистре 11.Исходное состояние регистра 11 равно 00 1При поступлении на вход КТ Уст ройства сигнала, указывающего на формирование устройством для встроенного тестового контроля, работаюп(им в режиме генератора, адреса последней ячейки накопителя проверенного ПЗУ, в котором хранится контрольная сумма для данного накопителя ПЗУ, шиф ратор 2 формирует управляющие сигна" лы в соответствии с уравнениями, под действием которых устройство осуществляет сравнение на блоке 18 сравнения информации, считываемый из ПЗУ с контрольной суммой, полученной из регистра 11. Р случае совпадения на старшем устройстве на выходе 61 Вых 11, появляется инверсное значение "триггера 26 исправности, равное "0" и свидетельствующее об истинности информации, хранимой в ПЗУ. В случае несовпадения информации 0 формируется на выходе 62 Вых.7. старшегоустройства.2913240Для организации контрольного суммирования необходимо суммировать иперенос из старшего разряда. Но встаршем устройстве выход 62 Выхиспользуется для сигнализации о не -совпадении контрольной суммы. Поэтомуна выходе 56 шифратора 2 в этом режиме формируется "1" в соответствии суравнениями, которая включает формирователь 27, на выходе которого формируется инверсное значение выходапереноса 54 сумматора 7. В результатепри соединении входа-выхода ПС состаршего устройства с входом суммыВх ,. младшего устройства реализуется 15контрольное суммирование с учетомпереноса из старшего разряда.1 Ч. Режим сигнатурного анализатора со сравнением эталонных сигнатур.В этом режиме на вход устройства 20Вх,С подается сигнал, сигнатуру которого необходимо получить. Эталоннаясигнатура считывается с входов-выходов П 0-07.В режиме сигнатурного анализатора коммутатор 15, сумматор 7, регистр 11 работают так же, как и в режиме сигнатурного генератора, отличиезаключается в том, что исходное состояние регистра 11 - 00 и мульти-. 30плексор 5 после импульса НУ не переключается, а постоянно коммутируетна вход 6 сумматоравыход сумматора 9 по модулю 2.При поступлении "0" на вход КТ уст ройства происходит сравнение содержимого регистра 11 с информацией навходах-выходах 00-07 устройства аналогично предыдущему режиму.При совпадении информации на блоке 18 сравнения формируется "0" навыходе 61 Вых- устройства, сигнализирующий о совпадении информации.При несовпадении сигнатур на блоке18 сравнения формируется "О" на вы-. 45ходе 62 Вых.7. устройства, информирующий о несравнении сигнатур,При подаче сигналов одновременнои на входы КТ и ПС устройства в слу-.чае сравнения сигнатур формируется 50И 11О на выходе 61 Вых- устройства,информирующий о правильной сигнатурев последней контрольной точке, еслианализировалась последовательно несколько контрольных точек. 55 В этом режиме коммутатор 15 коммутирует на группу 39 входов сумматора 7 код 00 . Первый мультиплексор5 коммутирует выход второго сумматора 8 по модули 2 на первый вход 6сумматора 7. На вход 35 сумматора8 по модулю 2 приходит инверсное значение младшего разряда накапливающего сумматора 11.Таким образом, при совпадениизначений младшего разряда регистра11 со значением сигнала на входе устройства Вх , на выходе первого сумматора 8 по модулю 2 - потенциал"0", т.е. в регистр 11 записываетсязначение (старое). При смене информации на входе устройства Вх навыходе сумматора 8 по модулю 2 формируется потенциал "1", тогда сумматор7 прибавляет к содержимому регистра11 единицу и результат записываетсяв регистр 11.При поступлении "0" на вход КТустройства сравнивается полученноезначение количества переходов анализируемого сигнала с эталонным аналогично предыдущему режиму,При поступлении (одновременном)"0" на входы КТ и ПС устройства сигналы на выходах 62 и 61 старшегоустройства формируются так же, каки в предыдущем режиме,71. Режим сигнатурного анализатораВ этом режиме устройство получаетсигнатуру сигнала, поступающего наинформационный 29 вход устройства.Длительность строба разрешения формирования сигнатуры определяется длительностью сигнала ПУСК за вычетомпервых, девяти импульсов ТИ.Коммутатор 19 постоянно открыт,поэтому в этом режиме можно получитьэталонные сигнатуры, Исходное состояние регистра 11 - 00 Неиспользованные входы КТ, Вх, ПС должныбыть равны "1",Мультиплексор 5 коммутирует навход 6 сумматора 7 инверсный выходсумматора 9 по модулю 2. На информационные группы входов 39 и 40 сумматора 7 поступают значения регистра11 по каждому импульсу ТИ, а в регистр 11 записывается старое его содержимое, сдвинутое на разряд влево,а в младший разряд записывается результат суммирования их по шой 23 ежим, счетчика числа переходов со сравнением полученного значения с эталонным. З-го, 4-го, 5-го,. 7-го разрядов регистра 11 и . значение входа суммыВх устройства, 9 1 Згю 0Таким образом реализуется режимработы сигнатурцого анализатора вустройствеаЧТ 1. Режим счетчика числа переходов. 5Этот режим предназначен для получения эталонных значений числа переходов анализируемого сигнала. Сумма -тор 8 по модулю 2, мультиплексор 5,коммутатор 15, сумматор 7 и регистр 1011 работают так же, как и в режимесчетчика числа переходов со сравнением полученного значения с эталонным.В этом режиме открыт коммутатор 19,а коммутатор 16, мультиплексор 20 и 15блок 18 сравнения не работают,Таким образом, изобретение обеспе.чивает работу устройства в режимахгенератора псевдослучайных кодов, генератора инкрементируемых последовательцостных состояний, генераторадекрементируемых последовательностныхсостояний, счетчика числа переходов,счетчика числа переходов со сравнением полученного значения с эталонным, сумматора со сравнением полученной суммы с контрольной, сигнатурного анализатора со сравнениемполученной и контрольной сигнатури сигнатурного анализатора. 30Формула изобретенияьУстройство для встроенного тестового контроля, содержащее шифратор управляющих сигналов, первый триггер, элемент задержки, выполненный на счетчике, первый элемент И-НЕ, два коммутатора, первый мультиплексор, регистр, сумматор, два сумматора по 40 модулю два, причем вход пуска устройства соединен с входом сброса и инверсным Р-входом первого триггера, выход которого соединен с инверсным входом сброса счетчика, с третьим 45 входом первого элемента И-НЕ, выход которого соединен с сицхровходом регистра, информационные входы которого соединены с выходами первогосумматора, первая группа информацион ных входов которого соединена с индексной группой выходов первого коммутатора, разрешающий вход первого сумматора соединен с выходом первого мультиплексора, первый и второй информационные входы которого соединены прямЫм и инверсным выходами первого и второго сумматоров по модулю два соответственно, первая группа выхо 29 10дов и первый выход шифратора управляющих сигналов соедицеца с группой управляющих входов и управляющим входом первого и второго коммутаторов соответственно, синхровход устройства соединен с входом первого триггера, группа. прямых разрядных выходов регистра соединена с группой входов первого сумматора по модулю два, третий информационный вход первого мультиплексора подключен к шине нулевого потенциала устройства, первый вход задания режима работы которого соединен с первым инверсным входом шифратора управляющих сигналов, о т - л и ч а ю щ е е с я тем, что, с целью расширения области применения путем обеспечения возможности работы в ацализаторных режимах и в режимах генератора инкрементируемых последовательностных состояний, а также обеспечения возможности работы с изменением разрядности и длительности псевдослучайной последовательности состояний, оно содержит второй, третий и четвертый триггеры, шифратор, группу элементов НЕ, третий коммутатор, блок сравнения, элемент НЕ, формирователь импульсов, второй, третий и четвертый элементы И-НЕ и второй мультиплексор, причем синхровход устройства соединен с инверсным входом первого элемента И-НЕ, с первым инверсным входом второго элемента И-НЕ, выход первого элемента И-НЕ соединен с входами второго, третьего и четвертого триггеров, выход первого триггера соединен с прямыми входами второго и третьего элементов И-НЕ и первым прямым входом шифратора управляющих сигналов, группа входов которого соединена с. группой входов задания режима работы устройства и через шифратор с группой инверсных информационных входов второго коммутатора, группа прямых информационных входов которого соединена с группой выходов элементов НЕ группы и с первой группой информационных входов первого коммутатора, вторая и третья группы информационных входов которого подключены к шинам нулевого и единичного потенциалов устройства соответственно, группа инверсных разрядных выходов регистра соединена.с четвертой группой информационных входов первого коммутатора и через группу информационных входов третьего коммутатора с инверс13240 0 А 0 А 0 0 0 А 0 А А 0 1 О/1 0 О О О/1 0 0 ными выходами устройства, группавходов элементов НЕ является группойинформационных входов параллельнойподачи слова устройства, выход второго элемента И-НЕ соединен со счетным входом счетчика задержки, выходпереполнения которого соединен синверсным входом третьего элементаИ-НЕ и с вторым инверсным входом вто,рого элемента И-НЕ, выход третьего 10элемента И-НЕ соединен с 0-входомвторого триггера, с первым входомчетвертого элемента И-НЕ и являетсявыходом признака начала работы устройства, выход четвертого элемента 15И-НЕ соединен с вторым прямым входомшифратора управляющих сигналов, второй инверсный вход которого соединенс инверсным выходом Формирователяимпульсов и является выходом переноса устройства, информационный входформирователя импульсов соединен свыходом переноса первого сумматораи с первым информационным входом второго мультиплексора, первый и второй 25инверсные выходы которого являютсявыходами признаков результата и ошибки устройства соответственно, инверсный вход разрешения блока сравнениясоединен с вторым входом задания ре-. 30жима работы устройства, выход второго триггера соединен с вторым входомчетвертого элемента И-НЕ, второй выход шифратора управляющих сигналовсоединен с управляющим входом третьего коммутатора, вторая группа выходовшифратора. управляющих сигналов соеСостояние управляющих входов устройства Т 29 2 динена с группой управляющих входов первого мультиплексора, третий и четвертый выходы шифратора управЛяющих сигналов соединены с синхровходом формирователя импульсов и управляющим входом второго мультиплексора соответственно, пятый и шестой выходы шифратора управляющих сигналов соединены с Р-входамй третьего и четвертого триггеров соответственно, седьмой выход шифратора управляющих сигналов соединен с инверсным входом сброса первого сумматора, "гретий прямой вход шифратора управляющих сигна лов соединен с выходом "Равно" блока сравнения и с вторым информационным входом второго мультиплексора, третий и четвертый информационный входы которого соединены с выходами третьего и четвертого триггеров соответственно, первая группа входов блока сравнения соединена с инверс-ными входами второго коммутатора, вторая группа входов сравнения сое-. динена с группой прямых разрядных выходов регистра и с второй группой информационных входов первого сумматора, выход элемента НЕ соединен с входом первого сумматора по модулю два, с первым входом второго сумматора и с четвертым информационным входом первого мультиплексора, вход элемента НЕ является входом последовательной подачи информационного слова, а инверсный выход первого разряда регистра соединен с вторым вхо,дом второго сумматора по модулю два.Таблица 1 Режим функционирования Не используетсяГенератор псевдослучайных кодов Генератор инкрементйруемых последовательных состояний Генератор декрементируемых последовательных состояний Счетчик числа переходов Счетчик числа переходов со сравнением полученного значения сэталонным Сумматор со сравнением полученнойсуммы с контрольной13 1324029 14 Продолжение табл. 1 Режим функционирования Х 10 Х 11 Х 12 Х 8 Х 9 О 0 О Сигнатурный анализатор со сравнением полученной и контрольнойсигнатур Сигнатурный анализатор 0 П р и м е ч а н и е. ААА - разряды могут принимать любое значение от 000 до 111. О/1 - нулевое значение соответствует младшему устройству, единица - старшему устройству,Таблица 2 Значение выходов шифратора 14 КоличестЗначение управляющих кодов+фФ т т е ющ юСостояние управляющих входов устройства 1 1 О, 0 0 1 1 О 0 1 1 О 0 0 1 О 0 11 0 О 0 251 щ 0 0 О 2531 о 0 О О 254 О 0 0 255 1 о.1 О О О О О Таблиц 7 6 5 4 Состояния выходов второго блока 14 управле