Устройство для временного контроля сигналов интерфейса

ОЮЗ СОВЕТСКИХ ЦИАЛИСТИЧЕСКИСПУбЛИН 19) (11) 40 С 06 Р 11/О ОПИСАНИЕ ИЗОБРЕТЕНИ(57) Изобретениетельной техникеавтоматической диинтерфейСа "Общатения - повышенитроля. Устройств НОГО КОНДЛЯ ВРЕМЕН ТЕРФЕЙСА относится предназн агностики шина". Ц достовер для времк вычисличено для сигналов ель изобрености коненного конГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОбРЕТЕНИЙ И ОТКРЫТ(21) 4019097/24-24 (22) 06.02.86 (46) 15,07.8. Бюл (2) В.П. Игнатови (53) 681,3 (088.8) (56) Авторское сви Р 1070556, кл. С 0Авторское свиде Р 932498, кл. С Об троля сигналов интерфейса содержиттри элемента НЕ 3,4,9, триггер 11,восемь блоков анализа 1.1-1,8, восемьэлементов индикации 2,1-2.8, формирователи импульсов 5,8,10 и 12, дваэлемента ИЛИ 6 и 7, элемент задержки13. Устройство имеет возможность осуществлять временную диагностику взаимного расположения сигналов относительно друг друга, а также контролировать нх длительность, что приводитне только к значительному сокращениювремени на настройку вычислительногокомплекса, но и позволяет повыситьустойчивость работы интерфейса к случайным обоям и помехам во время эксплуатации вычислительного комплекса.132402Изобретение относится к вычислительной технике и предназначено дляавтоматическбй диагностики сигналовинтерфейса "Общая шина" между вычислительными средствами и процессоромЭВМ, а также может быть использованодля настройки вычислительного комплекса, когда интерфейс достигает максимально допустимую длину.Цель изобретения - повышение достоверности контроля,На фиг.1 представлена структурнаясхема устройства для временного контроля сигналов интерфейса; на фиг.2 -временные диаграммы работы устройства в циклах "Ввод" и "Вывод" интерфейса "Общая шина".Устройство содержит восемь блокованализа 1,1-1,8, восемь элементов2,1-2,8 индикации, первый 3 и второй щ 04 элементы НЕ, первый формирователь. 5 импульсов, два элемента ИЛИ 6 и 7,третий формирователь 8 импульсов,третий элемент НЕ 9, четвертый формирователь 10 импульсов, триггер 11, 25второй формирователь 12 импульсов,элемент 13 задержки, входы с 14 по20 устройства подключены к выходамконтролируемого интерфейса "Общаяшина", за сигналами которой осуществляет контроль предлагаемое устройство:. выход 14 ВУ - обращение к внешним устройствам, выход 15 ЗУ установки адреса сигнализирует о том, чтона линиях ДА (ОО + 15) интерфейсаустановлен адрес, выход 16 СИА ("Синхронизация активная") предназначендля запоминания адреса во входнойлогике выбранного устройства; выход17 ДА - 16 линий адреса (данные); 40выход 18 "Ввод" - готовность принятьданные, выход 19 "Вывод" - на линияхДА (00 + 15) помещены истинные данные; выход 20 СИП (" Синхронизацияпассивная") - завершение операциипередачи приема данных, тактовый вход21 ГИ устройства подключен к генератору импульсов (не показан); выход22 останов устройства останавливаетработу процессора; выход 23 "Конеццикла" устройства - подготовка устройства к новому циклу работы. На структурной схеме устройства линии сброса не показаны, 55-й блок 1 анализа содержит элемент И 24, счетчик 25, схему 26 сравнения, регистр 27 константы и триггер 28 останова, 8 2Устройство для временного кочтроля сигналов интерфейса работает следующим образом,В начальный момент все счетчикии триггеры установлены в нулевое состояние (цепи установки не показаны), при этом на шинах интерфейса имеет место нулевой потенциал. Регистры констант имеют различные значения и зависят от контролируемого временного интервала.Для выполнения любой команды процессору требуется выполнить хотя бы одну операцию обращения к интерфейсу. Направление передачи при выполнении операций обмена данными определяется по отношению к активному устройству. При выполнении цикла "Ввод" данные передаются от пассивного устройства к активному. Предлагаемое устройство всегда остается пассивным "наблюдателем" при правильной последовательности сигналов, а при нарушении ее вырабатывает сигнал "Останов", который останавливает работу процессора.Сигналы по ходу 21 ГИ устройства поступают постоянно. Из интерфейса "Общая шина" на вход 17 ДА и вход 14 ВУ устройства одновременно поступают сигналы, Сигналы входа, 17 ДА через элемент ИЛИ б поступают на третий вход третьего блока анализа и подготавливают его элемент И 24 к работе, а сигнал с входа 14 ВУ устройстваа) разрешает прохождение импульсов (с входа 21 ГИ) через элемент И 24 первого блока анализа, так как сиг нал на входе 15 ЗУ устройства отсутствует, на счетный вход счетчика 25 импульсов, значение которого определяет временной интервал между началом сигналов на входах 14 ВУ и 15. ЗУ (НВУ - НЗУ) в текущем цикле работы устройства;б) разрешает прохождение импульсов через элемент И 24 второго блока анализа, так как сигнал на входе 16 СИА устройства отсутствует, на счетный вхоц счетчика 25 импульсов, значение которого определяет временной интервал между началом сигналов на входах 14 ВУ и 16 СИА (НВУ - НСИА) в текущем цикле работы устройства. Затем с интервалом не менее 75 нс активное устройство вырабатывает сигнал ЗУ, который поступает на вход 15 ЗУ устройства;3 13240а) проходит через элемент НЕ 3 и запрещает прохождение импульсов через элемент И 24 первого блока анализа;б) подготавливает элемент И 24 шестого блока анализа;5в) формирователь 12 вырабатывает импульс по заднему фронту сигнала ЗУ,г) разрешает сравнение текущего значения счетчика первого блока анализа с константой контролируемого ин тервала (5 нс), Если "меньше" или "равно", то срабатывает триггер 28 первого блока анализа, загорается первый светодиод 2, что свидетельствует о малой длительности между сигналами НВУ - НЗУ, и вырабатывается сигнал "Останов" процессора. По адресу в счетчике команд процессора оператор устанавливает, с каким адресом внешнего устройства работала программа. Это помогает оператору установить участок интерфейса (от процессора до данного устройства), на котором произошло нарушение интервала. Сброс триггеров 28 всех блоков анализа производится оператором вручную, Если "больше", то нарушения в последовательности сигналов НВУ - НЗУ нет,Не менее чем через 150 нс после установки адреса активное устройство З 0 вырабатывает сигнал СИА, который поступает на вход 16 СИА устройства:а) проходя через элемент НЕ 4, за" прещает прохождение импульсов через элемент И 24 второго блока анализа, фиксируя время в счетчике между сигналами входа 14 ВУ и началом сигнала по входу 16 СИА;б) разрешает сравнение значений счетчика 25 и регистра 27 констант 4 О (150 нс) во втором блоке анализа и если "меньше" или "равно", то срабатывает триггер 28 и загорается второй светодиод 2, что свидетельствует о малой длительности между сигналами начало ВУ (НВУ) - начало СИА (НСИА), и вырабатывается сигнал "Останов", а если "больше" то нарушения в последовательности сигналов НВУ и НСИА нет.50в) разрешает прохождение импульсов с входа 21 ГИ через элемент И 24 на счетный вход счетчика 25 третьего блока анализа, который начинает отсчет контрольного времени.от начала СИА (НСИА) до конца ДА (КДА);г) подготавливает элемент И 24седьмого блока анализа к работе; 28 4д) при этом формирователь 5 несрабатывает, так как он вырабатываетимпульс по заднему фронту сигналаСИА,Пассивное устройство начинает дешифрировать адрес и запоминает его.Активное устройство через 100 нс после выработки СИА снимает адрес сДА, очищает линию ВУ и вырабатываетсигнал Ввод, сигнализируя о том,что оно готово принять данные от пассивного устройства, и ожидает поступления сигнала СИП, Снятие адреса свхода 17 ДА устройства запрещает прохождение импульсов через элемент И24 в счетчик 25 в третьем блоке анализа, в котором хранится значениевремени между началом СИА и концомДА, Сигнал с входа 18 ."Ввод" устройства через элемент 7:а) разрешает сравнение значенийсчетчика 25 и регистра 27 константв третьем блоке анализа и если "меньше" или "равно" (100 нс), то срабатывает триггер 28 третьего блока анализа .и загорается третий светодиод 2,что свидетельствует о малой длитель"ности между сигналами НСИА и КДА, атакже вырабатывается сигнал "Останов"процессора, если "больше", то,нарушения последовательности сигналовНСИА и КДА нет;б) разрешает прохождение импульсов через элемент И 24 на счетный входсчетчика 25 четвертого блока анализа,так как инвертирован сигнал входа 20СИП;в) подготавливает элемент И 24пятого блока анализа;г) формирователь 8 работает позаднему фронту сигнала "Ввод".Пассивное устройство помещает данные по линии ДА, которые не поступают на вход предлагаемого устройства,и вырабатывает сигнал СИП, поступаю,щий на вход 20 СИП устройства и сигнализирующий о том, что данные находятся в канале.Сигнал с входа 20 СИП устройства:а) проходя через элемент НЕ 9, запрещает прохождение импульсов черезэлемент И 24 четвертого блока анализа,т,е. останавливает счетчик 25 этогоблока;б) разрешает сравнение значенийсчетчика 25 и элемента 27 константчетвертого блока анализа, если "больше" (10 мкс), то срабатывает триггерэтого блока, загорается четвертый5 13240 светодиод 2, что означает превышение длительности между НВВОД и НСИП (10 мкс), и вырабатывается сигнал "Останов" процессора;в) разрешает прохождение импульсов с входа 2 1 ГИ устройства через элемент И 24 на счетный вход счетчика.25 шестого блока анализа,г) разрешает прохождение импульсов с входа 21 ГИ устройства через зле мент И 24 на счетный вход счетчика 25 восьмого блока анализа 1д) формирователь 10 срабатывает по заднему фронту сигнала СИП.Активное устройство принимает сиг нал СИП, принимает данные, снимает сигналы ЗУ и "Ввод", Снятие сигнала с входа 15 ЗУ устройстваа) проходя через элемент НЕ З,подготавливает элемент И 24 первого бло ка анализа к появлению сигнала на входе 14 ВУ устройства, т.е, к началу нового цикла;б) формирователь 12 Формирует импульс сравнения значений счетчика 25 25 и регистра 27 констант шестого блока анализа (100 нс), если "больше", то срабатывает триггер 28 этого блока и загорается шестой светодиод 2, что означает превышение длительности меж ду сигналами НСИП и КЗУ, а также вырабатывается сигнал "Останов" процессора, в противном случае нарушения длительности нет. Снятие сигнала с входа 18 "Ввод" устройства приводит к формированию импульса на Формирователе 8, по которому происходит сравнение значений счетчика 25 и регистра 27 констант пятого блока анализа (150 нс), если "больше", то срабаты вает триггер 28 этого блока и загорается пятый светодиод 2, что означает превьппение длительности между сигналами НСИН и КВВОД, а также вырабатывается сигнал иОстанов процессора 45 в противном случае нарушения длительности нет.Пассивное устройство снимает сигнал СИП, завершая операцию передачи данных. Снятие сигнала с входа 20 СИП 50 устройства;а) запрещает прохождение импульсов через элемент И 24 на счетный вход счетчика 25 восьмого блока анализа, фиксируя тем самым время между 55 началом и концом сигнала СИП; б) формирователь 10 по заднему фронту сигнала СИП формирует импульс, 28 6который поступает: 1) на вход управления схемы 26 сравнения восьмого блока анализа которая сравнивает значения счетчика 25 и элемента 27 констант восьмого блока анализа (150 нс), если "больше", то срабатывает триггер 28 этого блока и загорается восьмой светодиод 2, что означает превышение длительности сигнала СИП, а также вырабатывается сигнал "Останов" процессора; 2) на вход триггера 11, потенциал с которого разрешает прохождение импульсов через элемент И 24 на счетный вход счетчика 25 седьмого блока анализа,Активное устройство снимает сигнал СИА по заднему Фронту сигнала СИП, завершая канальный цикл Ввод. Снятие сигнала с входа 16 СИА устройства:а) запрещает прохождение импульсов через элемент И 24 на счетный вход счетчика 25 седьмого блока анализа и фиксирует длительность между сигналами КСИП и КСИА;б) формирователь 5 по заднему фронту сигнала СИА формирует импульс, ко" торый поступает: 1) на вход "Сброс" триггера 11; 2) через элемент задержки 13 на выход 23 устройства, по которому производится подготовка всех элементов к новому циклу; 3) на управляющий вход схемы 26 сравнения седьмого блока. анализа, которая сравнивает значения счетчика 25 и регистра 27 констант седьмого блока анали" за (100 нс), если "больше", то срабатывает триггер 28 этого блока и загорается седьмой светодиод 2, что означает превышение длительности между сигналами КСИП и КСИА, а также вырабатывается сигнал Останов" процессора. Функции синхронизации интерфейса "Общая шина" при передаче адреса и; приема (передачу данных выполняют сигналы управления каналом СИА, ПУСЕ ЗУ, ВВОД, ВЫВОД и СИП). Последовательность операций при выполнении обмена данными между ценгральным процессором (ЦП) и памятью аналбгична последовательности операций при выполнении обмена между ЦП и внешним. устройством, Цикл "Вывод" аналогичен операции записи, а цикл Ввод - считыванию. Различие между этими цикла- ми заключается только в сопровождении сигналом ВЫВОД или ВВОД, поэтому в7 132402 предлагаемом устройстве сигналы ВВОД и ВЫВОД объединены на элемент ИЛИ 7.Временная диаграмма выполнения цикла "Вывод" представлена на фиг.2 (описание цикла "Вывод" не приведено).5 Формула изобретенияУстройство для временного контроля сигналов интерфейса, содержащее три элемента НЕ, формирователь импульО сов и триггер, о т л и ч а ю щ е е - с я тем, что, с целью повышения достоверности контроля, оно содержит восемь блоков анализа, три формирователя импульсов, два элемента ИЛИ и 15 элемент задержки, причем первые входы с первого по восьмой блоков анализа подключены к тактовому входу устройства, выходы с первого по восьмой блоков анализа. подключены к выкоду 2 О "Останов" устройства и соответственно с первого по восьмой элементам индикации, вторые входы первого и второго блоков анализа подключены к входу устройства для подключения и вы ,ходу обращения к внеппуим устройствам контролируемого интерфейса, третий вход первого блока анализа соединен с выходом первого элемента НЕ, вход которого и четвертый вход первого ЗО блока анализа подключены к входу устройства для подключения к выходу установки адреса контролируемого интерфейса, третий вход второго блока анализа соединен с выходом второго эле мента НЕ, вход которого, четвертый вход второго блока анализа и второй вход третьего блока анализа подключены к входу устройства для подклюния к выходу Синхронизация активная" 40 контролируемого интерфейса, группа входов первого элемента ИЛИ является группой входов устройства для подключения к шине адреса данных контролируемого интерфейса, выход первого элемента ИЛИ соединен с третьим входом третьего блока анализа, первый и второй входы второго элемента ИЛИ являются входами устройства для подклю" чения соответственно к выходам "Ввод" 5 О и "Вывод" контролируемого интерфейса, выкод второго элемента ИЛИ соединен с четвертым входом третьего блока анализа и вторым входом четвертого блока анализа, третий вход которого соединен с выходом третьего элемента НЕ,8 8вход которого, четвертый вход четвертого блока анализа, вторые входы пятого и шестого блоков анализа подклю"чены к входу устройства для подключения к выходу "Синхронизация пассивная" контролируемого интерфейса,третий вход пятого блока анализа ивход первого формирователя импульсовподключены к выходу второго элемента,ИЛИ, выкод первого формирователя импульсов соединен с четвертым входомпятого блока анализа, четвертый входчерез второй формирователь импульсови третий вход шестого блока анализаподключен к входу устройства для подключения к выходу установки адресаконтролируемого интерфейса, входтретьего формирователя импульсов ивторой вход седьмого блока анализаподключены к входу устройства дляподключения к выходу "Синхронизацияактивная" контролируемого интерфейса, выход .триггера соединен с третьим входом седьмого блока анализа,выход третьего формирователя импульсов соединен с К-входом триггера,четвертым входом седьмого блока анализа и через элемент задержки с выходом конца цикла устройства, второй,и третий входы восьмого блока анализа и вход четвертого формирователяимпульсов подключены к входу устройства для подключения к выходу "Синхронизация пассивная" контролируемого интерфейса, выход четвертого формирователя импульсов соединен с четвертым входом восьмого блока анализаи с Я-входом триггера, причем каж-дый блок анализа содержит элемент И,счетчик, регистр константы, схемусравнения и триггер останова выходкоторого является выходом ь-го блокаанализа (3.=1;8), первый, второй итретий входы элемента И являются соответственно первым, вторым и третьимвходами д-го блока анализа, выходэлемента И соединен со счетным вхо"дом счетчика, выход которого соединен с первым информационным входомсхемы сравнения, второй информационный вход которой соединен с выходомрегистра константы, вход триггера останова соединен с выходом схемы сравнения, управляющий вход которой подключен к четвертому входу ь-го блокаанализа.1324028 Составитель Д.Техред И. Попович К тор Н. КорольШ акто а аказ 2966/ Тираж 672ИПИ Государственного ко делам изобретений и035, Москва, Ж, Рау дписное итета СССР крытиикая наб,оизводственно-полиграфическое предприятие, г,ужгород, ул,Проектная,4